发明名称 | 读出放大器电路 | ||
摘要 | 本发明目的是增大锁存型读出放大器的读出放大的锁存裕度。在半导体存储器件中,用触发器1将存储单元中所出现的微小电位差放大到电源电压-接地间电平的锁存型读出放大器,接受该触发器输出的一对互补信号的下一级缓冲器由两个逻辑电路构成,两个逻辑电路共同构成为两个NOR电路,在两个NOR电路的每个电路中至少串联连接的两个P沟道晶体管当中,接近载流子源即电源电压的晶体管Q11为所述两个NOR电路共用。 | ||
申请公布号 | CN1243316A | 申请公布日期 | 2000.02.02 |
申请号 | CN99111162.1 | 申请日期 | 1999.07.28 |
申请人 | 日本电气株式会社 | 发明人 | 松井雄嗣;高桥弘行 |
分类号 | G11C7/06 | 主分类号 | G11C7/06 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;余朦 |
主权项 | 1.一种读出放大器电路,在半导体存储器件中,检测出存储单元中所出现的微小电位差,该电位差被读出放大器电路内的触发器放大到电源电压-接地间电平的锁存型读出放大器,其特征在于,接受该触发器的输出的一对互补的信号的下一级缓冲器由两个逻辑电路构成,所述两个逻辑电路构成为NOR电路或NAND电路,在所述两个逻辑电路的每个电路中至少串联连接两个晶体管的情况中,接近向晶体管提供载流子的载流子源的晶体管为所述两个逻辑电路共用。 | ||
地址 | 日本东京 |