| 主权项 |
1.一种讯号传输电路,包括:送出一传输讯号之一驱动电路;传送该传输讯号之一讯号线;以及被两电源电压Vss与VDD(VDD>Vss)驱动之一被驱动电路,其接收经由该讯号线传送之该传输讯号,包括将高于该电源电压Vss而低于该电源电压VDD之一概定电压输出至该讯号线之一辅助电路。2.如申请专利范围第1项所述之讯号传输电路,其中该被驱动电路具有一数位电路,其回应于输入至该被驱动电路之一电压而输出一两位元输出电压之两値之一;以及该辅助电路系输出约符合一临界电压之一电压,在该临界电压,该数位电路之一输出系从该两位元输出电压之该两个値之一反相至该两位元输出电压之该两値之另一値。3.如申请专利范围第2项所述之讯号传输电路,其中该辅助电路输出约为该电源电压Vss与VDD之一中点电压之电压。4.如申请专利范围第1项所述之讯号传输电路,其中该辅助电路具有低于该驱动电路之一输出阻抗之一输出阻抗。5.如申请专利范围第4项所述之讯号传输电路,其中该辅助电路之该输出阻抗系该驱动电路之该输出电路之1/4至1/2。6.如申请专利范围第1项所述之讯号传输电路,其中该辅助电路具有:包括一输入端与一输出端之一第一反相器;以及一回授电路,该第一反相器之该输入端系连接至该第一反相器之该输出端。7.如申请专利范围第6项所述之讯号传输电路,其中该驱动电路具有一第二反相器,使得该第二反相器之比値系约相等于该第一反相器之比値。8.如申请专利范围第1项所述之讯号传输电路,其中该辅助电路具有一P型FET与一N型FET,使得一顺向偏压电压系分别施加至该P型FET与该N型FET之闸极。9.如申请专利范围第1项所述之讯号传输电路,其中该辅助电路具有输出高于该电源电压Vss而低于该电源电压VDD之该既定电压之一电源。10.如申请专利范围第9项所述之讯号传输电路,其中该辅助电路更具有一低阻抗缓冲电路,其降低该电源已输出之该既定电压之一输出阻抗。11.如申请专利范围第1项所述之讯号传输电路,更包括一截止装置,其将流于该讯号线与该辅助电路间之一电流截止。12.如申请专利范围第1项所述之讯号传输电路,其中该辅助电路具有一NAND闸以及一回授电路,该NAND闸之一输入端系连接至该NAND闸之一输出端。13.如申请专利范围第12项所述之讯号传输电路,其中该NAND闸包括一控制端,将流于该讯号线与该辅助电路间之一电流给予截止之一控制讯号系输入至此控制端。14.如申请专利范围第1项所述之讯号传输电路,其中该辅助电路具有一NOR闸以及一回授电路,该NOR闸之一输入端系连接至该NOR闸之一输出端。15.如申请专利范围第14项所述之讯号传输电路,其中该NOR闸包括一控制端,将流于该讯号线与该辅助电路间之一电流给予截止之一控制讯号系输入至此控制端。16.如申请专利范围第1项所述之讯号传输电路,其中该辅助电路系连接至该讯号线之一末端。17.具有一讯号传输电路之一种CMOS半导体元件,该讯号传输电路包括:送出一传输讯号之一驱动电路;传送该传输讯号之一讯号线;以及被两电源电压Vss与VDD(VDD>Vss)驱动之一被驱动电路,其接收经由该讯号线传送之该传输讯号,包括将高于该电源电压Vss而低于该电源电压VDD之一既定电压输出至该讯号线之一辅助电路。18.如申请专利范围第17项所述之CMOS半导体元件,其中该辅助电路具有低于该驱动电路之一输出阻抗之一输出阻抗。19.如申请专利范围第17项所述之CMOS半导体元件,其中该辅助电路所具有之比値约相等于该被驱动电路之比値。20.一种电路板,具有:一第一半导体元件,其具有送出一传输讯号之一驱动电路;一第二半导体元件,其被两电源电压Vss与VDD(VDD>Vss)所驱动,具有接收该传输讯号之一被驱动电路;以及一讯号线图样,其将该传输讯号从该被驱动电路传送至该被驱动电路,包括一将高于该电源电压Vss而低于该电源电压VDD之一既定电压输出至该讯号线之一辅助电路。21.如申请专利范围第20项所述之电路板,其中该辅助电路具有低于该驱动电路之一输出阻抗之一输出阻抗。图式简单说明:第一图系解释习知技术问题之半导体晶片之放大顶视图;第二图系解释习知技术之连接图示;第三图系解释第二图之操作态之波形图;第四图系解释第二图之另一操作态之波形图;第五图系解释习知技术之问题解决法之半导体晶片之放大顶视图;第六图系本发明外观之方块图;第七图系特别显示出第六图中之方块图之各部份之连接图示;第八图系解释第七图之实施例操作之图示;第九图系解释第七图之实施例之操作之等效电路图;第十图显示第九图中之等效电路之各部份之波形图;第十一图系本发明之实用例之方块图;第十二图系本发明之另一实用例之方块图;第十三图系本发明之又另一实用例之方块图;第十四图系本发明中之辅助电路之变化例之连接图示;第十五图系本发明中之辅助电路之另一变化例之连接图示;第十六图系第十五图之等效电路图;第十七图系第十五图之实施例之实用例之方块图;第十八图系本发明所用辅助电路连接有截止装置之例之连接图;第十九图系第十八图中之截止装置之另一例之连接图;第二十图系解释截止装置连接至第十四图中之辅助电路之架构连接图;第二十一图系解释截止装置连接至第十五图中之辅助电路与第七图所示之当成中点电压源之辅助电路之架构连接图;第二十二图系本发明之讯号传输电路之另一实施例之方块图;第二十三图系使用NAND闸之辅助电路之特殊架构;第二十四图系显示本发明之讯号传输电路之另一实施例之方块图;以及第二十五图系使用NOR闸之辅助电路之特殊架构。 |
