不损伤对准标记之浅沟槽隔离制程

摘要

高密度电浆化学气相沈积程序（HDPCVD）由于具有极佳的沟槽填充能力，因此非常适合用来制作半导体元件的浅沟槽隔离区（shallow trench isolation），然其所沈积之氧化矽层具有独特的表面构形（topography），通常须藉助化学性机械研磨程序（CMP）以进行平坦化处理。目前的制程方法通常会先蚀刻位于宽的基底区域上方较厚的氧化矽层，以缩短研磨处理的时间而提升生产效率，但由于对准标记上方的氧化矽层亦一并被蚀刻去除掉，因此在研磨时只剩薄薄的氮化矽层可当保护层，往往造成对准标记的损伤，不利后续制程的进行。若将制程步骤改成在研磨后才另行蚀刻对准标记上方的氧化矽层，虽可改善上述问题，却也增加了制程的复杂性。因此，本发明提出一种不损伤对准标记之浅沟槽隔离区改良制程，其于高密度电浆化学气相沈积程序形成一氧化矽层后，直接施行一化学性机械研磨程序，以去除大部分氮化矽层上方的氧化矽层，而得到一大致平坦的表面，此时对准标记藉其上方之氧化矽层保护而不受损伤；接着利用一罩幕层图案，蚀刻去除宽的基底区域和对准标记上方残留的氧化矽层，至露出氮化矽层为止；最后，依序去除罩幕层、氮化矽层、和垫氧化矽层，而留下填在沟槽中的氧化矽层形成所需的浅沟槽隔离区。

主权项

1.一种不损伤对准标记(alignment mark)之浅沟槽隔离制程,包括下列步骤:提供一半导体基底,其上方形成有对准标记之凹槽;依序形成一垫氧化矽层和一氮化矽层,覆盖在该半导体基底表面上;定义该氮化矽层和该垫氧化矽层的图案,以形成复数开口而露出该半导体基底欲形成元件隔离区的部分;利用该氮化矽层当作罩幕,蚀刻该半导体基底以形成复数沟槽,藉此分隔出宽与窄的基底区域;施行一高密度电浆化学气相沈积程序,以形成一氧化矽层填入该些沟槽中,并覆盖在该氮化矽层表面上,其中位于宽的基底区域和对准标记上方之氧化矽层的厚度大于其他部分者;对该氧化矽层施行一化学性机械研磨(CMP)程序,以形成一大致平坦的表面,其中窄的基底区域上方的该氧化矽层被完全去除,而宽的基底区域和对准标记上方的该氧化矽层则尚有一残留厚度;覆盖一罩幕层,并在其中形成开口而同时露出宽的基底区域和对准标记上方的该氧化矽层;施行一蚀刻程序以去除该开口中的该氧化矽层,至露出该氮化矽层为止;以及依序去除该罩幕层、该氮化矽层、和该垫氧化矽层,而留下填在该些沟槽中的该氧化矽层形成元件隔离区。2.如申请专利范围第1项所述一种不损伤对准标记之浅沟槽隔离制程,其中该垫氧化矽层的厚度系介于50A和200A之间。3.如申请专利范围第1项所述一种不损伤对准标记之浅沟槽隔离制程,其中该氮化矽层的厚度系介于500A和2000A之间。4.如申请专利范围第1项所述一种不损伤对准标记之浅沟槽隔离制程,其中该些沟槽的深度系介于3000A和5000A之间。5.如申请专利范围第1项所述一种不损伤对准标记之浅沟槽隔离制程,其中该高密度电浆化学气相沈积程序系使用氧气(O2)和矽甲烷(SiH4)当作反应物,并施以氩(Ar)电浆溅击(sputter)处理以沈积该氧化矽层。6.如申请专利范围第1项所述一种不损伤对准标记之浅沟槽隔离制程,其中该罩幕层系一光阻层。7.如申请专利范围第1项所述一种不损伤对准标记之浅沟槽隔离制程,其中该蚀刻程序系一湿式蚀刻程序。图式简单说明:第一图A至第一图D为一系列剖面图,绘示一般应用高密度电浆化学气相沈积技术形成浅沟槽隔离区之制程;第二图A至第二图D为一系列剖面图,绘示一习知之浅沟槽隔离区改良制程,其增加一微影和蚀刻程序以去除对准标记上方的氧化矽层;以及第三图A至第三图E为一系列剖面图,绘示根据本发明改良方法一较佳实施例的制造流程。