| 主权项 |
1.一种形成于一半导体基板上的静态随机存取记忆体,该记忆体至少包含:一第一反向器;一第二反向器,其相互偶合于该第一反向器,用以形成一储存元件;一第一负载元件,连接至该第一反向器,用以牵引该第一反向器至一功率源;一第二负载元件,连接至该第二反向器,用以牵引该第二反向器至该功率源;一第一存取电晶体,连接至该第一反向器之一输出端,使得储存于该储存元件内之资料可以经由该第一存取电晶体,选择性的连通至一第一位元线,其中经由该第一存取电晶体之该选择性连通系由一字元线控制;及一第二存取电晶体,连接至该第二反向器之一输出端,使得储存于该储存元件内之资料可以经由该第二存取电晶体,选择性的连通至一第二位元线,其中经由该第二存取电晶体之该选择性连通系由该字元线控制;其中当上述第二反向器之输入端为低电位时,将使得该第一负载元件之阻値增加,因而降低流经该第一负载元件之备妥(standby)电流;且当上述第一反向器之输入端为低电位时,将使得该第二负载元件之阻値增加,因而降低流经该第二负载元件之备妥(standby)电流。2.如申请专利范围第1项之记忆体,其中上述之第一反向器至少包含一NMOS电晶体。3.如申请专利范围第1项之记忆体,其中上述之第二反向器至少包含一NMOS电晶体。4.如申请专利范围第1项之记忆体,其中上述之第一负载元件至少包含一多晶矽电阻。5.如申请专利范围第1项之记忆体,其中上述之第二负载元件至少包含一多晶矽电阻。6.如申请专利范围第1项之记忆体,其中上述之第一存取电晶体至少包含一NMOS电晶体。7.如申请专利范围第1项之记忆体,其中上述之第二存取电晶体至少包含一NMOS电晶体。8.一种形成于一半导体基板上的静态随机存取记忆体,该记忆体至少包含:一第一反向器;一第二反向器,其相互偶合于该第一反向器,用以形成一储存元件;一第一负载元件,连接至该第一反向器,用以牵引该第一反向器至一功率源;一第二负载元件,连接至该第二反向器,用以牵引该第二反向器至该功率源;一第一存取电晶体,连接至该第一反向器之一输出端,使得储存于该储存元件内之资料可以经由该第一存取电晶体,选择性的连通至一第一位元线,其中经由该第一存取电晶体之该选择性连通系由一字元线控制;及一第二存取电晶体,连接至该第二反向器之一输出端,使得储存于该储存元件内之资料可以经由该第二存取电晶体,选择性的连通至一第二位元线,其中经由该第二存取电晶体之该选择性连通系由该字元线控制;其中上述第一负载元件系置于该第二反向器上方,两者之间具有一大约重叠之面积,且该第二负载元件系置于该第一反向器上方,两者之间具有一大约重叠之面积。9.如申请专利范围第8项之记忆体,其中上述之第一反向器至少包含一NMOS电晶体。10.如申请专利范围第8项之记忆体,其中上述之第二反向器至少包含一NMOS电晶体。11.如申请专利范围第8项之记忆体,其中上述之第一负载元件至少包含一多晶矽电阻。12.如申请专利范围第8项之记忆体,其中上述之第二负载元件至少包含一多晶矽电阻。13.如申请专利范围第8项之记忆体,其中上述之第一存取电晶体至少包含一NMOS电晶体。14.如申请专利范围第8项之记忆体,其中上述之第二存取电晶体至少包含一NMOS电晶体。15.一种形成于一半导体基板上的静态随机存取记忆体,该记忆体至少包含:一第一下牵引电晶体;一第二下牵引电晶体,其相互偶合于该第一下牵引电晶体,用以形成一储存元件;一第一多晶矽电阻,连接至该第一下牵引电晶体,用以牵引该第一下牵引电晶体至一功率源;一第二多晶矽电阻,连接至该第二下牵引电晶体,用以牵引该第二下牵引电晶体至该功率源;一第一存取电晶体,连接至该第一下牵引电晶体之一输出端,使得储存于该储存元件内之资料可以经由该第一存取电晶体,选择性的连通至一第一位元线,其中经由该第一存取电晶体之该选择性连通系由一字元线控制;及一第二存取电晶体,连接至该第二下牵引电晶体之一输出端,使得储存于该储存元件内之资料可以经由该第二存取电晶体,选择性的连通至一第二位元线,其中经由该第二存取电晶体之该选择性连通系由该字元线控制;其中上述第一多晶矽电阻系置于该第二下牵引电晶体闸极上方,两者之间具有一大约重叠之面积,当该第二下牵引电晶体闸极为低电位时,将使得该第一多晶矽电阻之阻値增加,因而降低流经该第一多晶矽电阻之备妥(standby)电流;且该第二多晶矽电阻系置于该第一下牵引电晶体闸极上方,两者之间具有一大约重叠之面积,当该第一下牵引电晶体闸极为低电位时,将使得该第二多晶矽电阻之限値增加,因而降低流经该第二多晶矽电阻之备妥(standby)电流。16.如申请专利范围第15项之记忆体,其中上述之第一下牵引电晶体至少包含一NMOS电晶体。17.如申请专利范围第15项之记忆体,其中上述之第二下牵引电晶体至少包含一NMOS电晶体。18.如申请专利范围第15项之记忆体,其中上述之第一存取电晶体至少包含一NMOS电晶体。19.如申请专利范围第15项之记忆体,其中上述之第二存取电晶体至少包含一NMOS电晶体。图式简单说明:第一图显示记忆体及相关组织系统之示意图。第二图显示一个以互补型金属氧化半导体形成之传统六电晶体(6-T)静态随机存取记忆体之电路图。第三图A显示一种传统四电晶体(4-T)之静态随机存取记忆体的电路图。第三图B显示第三图A之元件布局图。第四图A显示根据本发明其中一实施例之四电晶体(4-T)静态随机存取记忆体的电路图。第四图B显示根据本发明实施例第四图A之元件布局图。第五图显示第四图B之部份剖面图。 |
