半导体集成电路和数据处理系统

摘要

为使多存储体的存储器的快速存取(与前存取的字线不同的读出存取)高速化,使用多存储体构成的宏存储器,并将数据保持在各存储体的读出放大器中,当存取命中该保持数据时,输出锁存的数据,从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提高这种命中率,在存取宏存储器后,存取控制电路先行发生下一地址(加上规定的位移地址),并把它预先读出到其它存储体的读出放大器中。

主权项

1、一种半导体集成电路，其特征是：具有宏存储器和存取控制电路，所述宏存储器，具有各自分配存储体地址的多个存储体，各存储体包括：根据行地址信号选择的字线、根据列地址信号进行选择，而与所述宏存储器的数据线耦合的位线、设于所述字线与所述位线交点的存储单元和可锁存由所述存储单元读出的存储信息的读出放大器；所述存取控制电路具有：可使每个存储体动作的指令和地址信号的输出电路、响应后来的存取请求，可将已经锁存于所述读出放大器的数据输出到所述数据线上的命中判定电路、接着对从外部来的存取地址的宏存储器的存取控制，对从该外部来的存取地址，先行发生具有规定位移的存取地址，将该先行发生的地址数据，从宏存储器内预先读出到读出放大器中的地址先行发生电路。