发明名称 | 半导体器件及其制造方法 | ||
摘要 | 用少量制造工序形成场效应MOS晶体管可低成本地制造半导体集成电路器件。该器件有下述结构:通过栅绝缘膜在半导体衬底表面附近设置栅电极,通过栅绝缘膜部分和厚氧化膜部分在邻近栅电极部分区域设置第2导电类型的重掺杂区,通过栅绝缘膜部分和另一厚氧化膜部分在栅电极部分对面邻近栅电极对面部分的区域设置另一第2导电类型的重掺杂区,并设置用于器件隔离的第1导电类型的重掺杂区,以环绕栅电极和第2导电类型的重掺杂区。 | ||
申请公布号 | CN1241034A | 申请公布日期 | 2000.01.12 |
申请号 | CN99107698.2 | 申请日期 | 1999.06.02 |
申请人 | 精工电子有限公司 | 发明人 | 石井和敏;五岛澄隆;母家靖弘;橘田达也;金久保圭秀 |
分类号 | H01L27/092;H01L21/8238 | 主分类号 | H01L27/092 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 张志醒 |
主权项 | 1、一种第2导电类型的半导体器件,其特征是,通过第1栅绝缘膜在第1导电类型半导体衬底表面附近设置第1栅电极;通过所述的第1栅绝缘膜部分和第1厚氧化膜部分,在所述的第1导电类型半导体衬底表面附近且邻近所述的第1栅电极部分的区域,设置第1、第2导电类型的重掺杂区;通过所述的第1栅绝缘膜部分和第2厚氧化膜部分,在所述的第1栅电极部分的对面且邻近所述的第1栅电极部分的区域,设置第2、第2导电类型的重掺杂区;设置用于器件隔离的第1导电类型重掺杂区,以便围绕所述的第1栅电极和所述的第1、第2导电类型的重掺杂区,以及所述的第2、第2导电类型的重掺杂区。 | ||
地址 | 日本千叶县 |