形成积体电路浅沟槽隔离区之改良方法

摘要

高密度电浆化学气相沈积程序(HDPCVD)由于具有极佳的沟槽填充能力，因此非常适合用来制作半导体元件的浅沟槽隔离区(shallow trench isolation)，然由于其所沈积之氧化层具有独特的表面构形(topography)，在藉助化学性机械研磨程序(CMP)进行平坦化处理时，容易造成窄的基底区域之氮化矽层的侧壁损伤(erosion)，以及在较宽沟槽的氧化层中形成不必要的凹陷(dishing)。因此，本发明提出一种形成积体电路浅沟槽隔离区之改良方法，其于高密度电浆化学气相沈积程序形成第一氧化层后，再以一电浆加强化学气相沈积(PECVD)程序形成一厚度均匀的第二氧化层，覆盖在第一氧化层表面上。然后施行一化学性机械研磨程序去除上述氧化层突起的部分，当获得一大致平坦的表面时即停止研磨程序。接着再以乾式或湿式蚀刻程序继续去除第一和第二氧化层尚高出氮化矽层表面的部分，而留下在沟槽中的部分即形成所需的浅沟槽隔离区。其中，由于厚度均匀的第二氧化层可增加窄的基底区域上各氧化层的总厚度，有助于和缓氧化层的表面构形，且在形成一大致平坦的表面后即停止化学性机械研磨程序，而改以蚀刻程序继续清除氧化层高出氮化矽层的部分，因此不会造成氮化矽层的侧壁损伤或产生非期望之凹陷。

主权项

1.一种形成积体电路浅沟槽隔离区(shallow trenchisolation)之改良方法,包括下列步骤:于一半导体基底表面上依序形成一垫氧化层和一氮化矽层,并在其中定义出复数开口,用以露出该半导体基底欲形成元件隔离区的部分;利用该垫氧化层和氮化矽层当作罩幕,蚀刻该半导体基底以形成复数沟槽,藉此分隔出宽与窄的基底区域;施行一高密度电浆化学气相沈积(HDPCVD)程序,以形成一第一氧化层填入该些沟槽中,并覆盖在该氮化矽层表面上;施行一电浆加强化学气相沈积(PECVD)程序,以形成一厚度均匀的第二氧化层,覆盖在该第一氧化层表面上,藉此增加窄的基底区域上各氧化层的总厚度;施行一化学性机械研磨(CMP)程序,去除该第一和第二氧化层突起的部分,以形成一大致平坦的表面;以及施行一蚀刻程序以去除该第一和第二氧化层尚高出该氮化矽层表面的部分,而留下填在该些沟槽中的部分形成浅沟槽隔离区。2.如申请专利范围第1项所述一种形成积体电路浅沟槽隔离区之改良方法,其中该垫氧化层的厚度系介于50A和200A之间。3.如申请专利范围第1项所述一种形成积体电路浅沟槽隔离区之改良方法,其中该氮化矽层的厚度系介于500A和2000A之间。4.如申请专利范围第1项所述一种形成积体电路浅沟槽隔离区之改良方法,其中该些沟槽的深度系介于3000A和5000A之间。5.如申请专利范围第1项所述一种形成积体电路浅沟槽隔离区之改良方法,其中该高密度电浆化学气相沈积程序系使用氧气(O2)和矽甲烷(SiH4)当作反应物,并施以Ar电浆溅击(sputter)以沈积该第一氧化层。6.如申请专利范围第1项所述一种形成积体电路浅沟槽隔离区之改良方法,其中该电浆加强化学气相沈积程序系使用氧气(O2)和四乙氧基矽甲烷(TEOS)当作反应物以沈积该第二氧化层。7.如申请专利范围第1项所述一种形成积体电路浅沟槽隔离区之改良方法,其中该第二氧化层的厚度至少为4000A。8.如申请专利范围第1项所述一种形成积体电路浅沟槽隔离区之改良方法,其中该蚀刻程序系一乾式蚀刻程序(dryetching)。9.如申请专利范围第1项所述一种形成积体电路浅沟槽隔离区之改良方法,其中该蚀刻程序系一湿式蚀刻程序(wet etching)。图式简单说明:第一图A和第一图B均为剖面图,绘示一般应用高密度电浆化学气相沈积技术形成浅沟槽隔离区之制程;第二图A至第二图C为一系列剖面图,绘示一习知包含反相图案(reverse tone pattern)微影和蚀刻处理步骤之浅沟槽隔离区改良制程;以及第三图A至第三图C为一系列剖面图,绘示根据本发明改良方法一较佳实施例的制造流程。