| 主权项 |
1.一种产生时脉信号之方法,该方法包括下列步骤:输出一具有一频率之第一时脉信号;输入一n:m比率和该第一时脉信号至一闸控电路,该闸控电路只输出多个表示n:m比率之闸控信号,其中n除以m等于一非整数;及响应该第一时脉信号及该等多个闸控信号,输出一只具有周期每个大致等于n/m乘以该第一频率之倒数的第二时脉信号。2.如申请专利范围第1项之方法,其中该输出一第一时脉信号之步骤包括下列步骤:输入一系统时脉信号;产生一对应于该第二时脉信号与该系统时脉信号间之差异的输出;以及响应该输出产生该第一时脉信号。3.如申请专利范围第1项之方法,其中该输出多个闸控信号之步骤包括下列诸步骤:输入该n:m比率;及响应该第一时脉信号及该n:m比率产生该等多个闸控信号。4.如申请专利范围第1项之方法,进一步包括将该第一时脉信号与该第二时脉信号分布至一处理器内各处之步骤。5.如申请专利范围第2项之方法,其中该系统时脉信号之系统时脉频率大致等于该第二时脉信号之频率。6.如申请专利范围第1项之方法,其中该n:m比率之m与n为整数。7.如申请专利范围第4项之方法,其中该第一时脉信号分布至一处理器单元。8.如申请专利范围第4项之方法,其中该第二时脉信号分布至一滙流排界面单元。9.一种产生时脉信号之装置,包括:输出一具有第一频率之第一时脉信号之电路;输入一n:m比率之装置;接收该n:m比率和该等一时脉信号及只输出多个表示n:m比率之闸控信号的闸控电路,其中n除以m等于一非整数;及响应该第一时脉信号与该至少一个闸控信号输出一具有大致与该第一频率成该n:m比率关系之第二频率的第二时脉信号之输出电路。10.如申请专利范围第9项之装置,其中该电路包括:一产生一对应于该第二时脉信号与该系统时脉信号间差异之输出的比较器;及一响应该比较器之该输出产生该第一时脉信号的振荡器。11.如申请专利范围第9项之装置,其中该闸控电路包括限制器逻辑电路。12.如申请专利范围第11项之装置,其中该限制器逻辑电路包括一用以接收该n:m比率之装置。13.如申请专利范围第9项之装置,其中该输出电路包括一时脉再次产生器。14.如申请专利范围第10项之装置,其中该系统时脉信号之系统时脉频率大致等于该第二时脉信号之频率。15.如申请专利范围第9项之装置,其中用以输出该等多个表示该n:m比率的该闸控电路响应该第一时脉及该n:m比率产生该等多个闸控信号。16.如申请专利范围第9项之装置,尚包含用以分布该第一时脉信号及该第二时脉信号至一处理器内各处之装置。17.如申请专利范围第9项之装置,其中该n:m比率的m和n是整数。18.如申请专利范围第16项之装置,尚包含用以分布该第一时脉信号至一处理器单元的装置。19.如申请专利范围第16项之装置,尚包含用以分布该第二时脉信号至一滙流排界面单元的装置。图式简单说明:第一图系以前技术之锁相回路时脉产生及分布架构。第二图系根据较佳具体实例处理资讯之微处理器的方块图。第三图系本发明之锁相回路时脉产生器及分布架构的较佳具体实例。第四图系限制器逻辑电路之示意图。第五图系根据本发明之时程图。第六图系本发明时脉再次产生器之输入电路的示意图。第七图系本发明之锁相回路时脉产生器及分布架构的第二种具体实例。 |
