| 主权项 |
1.一种静电放电保护结构之制造方法,包括下列步骤:(a)提供一具有第一导电型态之基底;(b)形成一闸极结构于该基底表面;(c)以该闸极结构为遮蔽罩幕,将具有第一导电型态之离子植入该基底内,形成一第一淡掺杂区;(d)于该闸极结构之侧壁形成侧壁间隔物;(e)以该闸极结构和侧壁间隔物为遮蔽罩幕,将具有第一导电型态之离子植入该基底,且深及于该第一淡掺杂区下方,形成一第一浓掺杂区;(f)以该闸极结构和侧壁间隔物为遮蔽罩幕,将具有第一导电型态之离子直接植入该第一浓掺杂区下方,形成一第二浓掺杂区,其中该第二浓掺杂区之浓度高于该第一浓掺杂区;及(g)定义一遮蔽罩幕,以将具有第二导电型态之离子直接植入该第二浓掺杂区下方之较小区域,形成一第二淡掺杂区。2.如申请专利范围第1项所述之制造方法,其中,该第一导电型态为P型,该第二导电型态为N型。3.如申请专利范围第1项所述之制造方法,其中,该第一导电型态为N型,该第二导电型态为P型。4.如申请专利范围第1项所述之制造方法,其中,该步骤(c)系利用离子布植程序,来植入N型离子,形成N-型淡掺杂区。5.如申请专利范围第4项所述之制造方法,其中,该N型离子系包括含磷和含砷离子之一者,其植入剂量约为1E13-1E14cm-2,能量则约为10-50Kev。6.如申请专利范围第5项所述之制造方法,其中,该步骤(e)系利用离子布植程序,来植入N型离子,形成N+型浓掺杂区。7.如申请专利范围第6项所述之制造方法,其中,该N型离子系包括含磷和含砷离子之一者,其植入剂量约为2E15-5E15cm-2,能量则约为20-40Kev。8.如申请专利范围第7项所述之制造方法,其中,该步骤(f)系利用离子布植程序,来植入N型离子,形成N++型浓掺杂区。9.如申请专利范围第8项所述之制造方法,其中,该N型离子系包括含磷和含砷离子之一者,其植入剂量约为3E15-7E15cm-2,能量则约为30-80Kev。10.如申请专利范围第9项所述之制造方法,其中,该步骤(g)系利用离子布植程序,来植入P型离子,形成P-型淡掺杂区。11.如申请专利范围第10项所述之制造方法,其中,该P型离子系包括含硼离子者,其植入剂量约为8E12-1.6E13cm-2,能量则约为30-50Kev。12.如申请专利范围第1项所述之制造方法,其更包括步骤(h),其于该闸极结构和第一浓掺杂区表面形成一金属矽化物层。13.如申请专利范围第12项所述之制造方法,其中该步骤(h)系利用自我对准矽化物制程来沈积形成一金属矽化物层。14.如申请专利范围第13项所述之制造方法,其中该金属矽化物层系包括矽化钛和矽化钨之一者。15.一种静电放电保护结构之制造方法,包括下列步骤:(a)提供一P型基底;(b)形成一闸极结构于该基底表面;(c)以闸极结构为遮蔽罩幕,将N型离子植入该基底内,形成一N-型淡掺杂区;(d)于该闸极结构之侧壁形成侧壁间隔物;(e)以该闸极结构和侧壁间隔物为遮蔽罩幕,将N型离子植入该基底,且深及于该N-型淡掺杂区下方,形成一N+型浓掺杂区;(f)以该闸极结构和侧壁间隔物为遮蔽罩幕,将N型离子直接植入该N+型浓掺杂区下方,形成一N++型浓掺杂区;(g)定义一遮蔽罩幕,以将具有P型导电型态之离子直接植入该N++型浓掺杂区下方之较小区域,形成一P-型淡掺杂区;及(h)于该闸极结构和N+型浓掺杂区表面形成一金属矽化物层。16.一种静电放电保护结构之制造方法,包括下列步骤:(a)提供一N型基底;(b)形成一闸极结构于该基底表面;(c)以闸极结构为遮蔽罩幕,将P型离子植入该基底内,形成一P-型淡掺杂区;(d)于该闸极结构之侧壁形成侧壁间隔物;(e)以该闸极结构和侧壁间隔物为遮蔽罩幕,将P型离子植入该基底,且深及于该P-型淡掺杂区下方,形成一P+型浓掺杂区;(f)以该闸极结构和侧壁间隔物为遮蔽罩幕,将P型离子直接植入该P+型浓掺杂区下方,形成一P++型浓掺杂区;(g)定义一遮蔽罩幕,以将具有N型导电型态之离子直接植入该P++型浓掺杂区下方之较小区域,形成一N-型淡掺杂区;及(h)于该闸极结构和P+型浓掺杂区表面形成一金属矽化物层。17.一种静电放电保护结构,包括:一半导体基底,具有一第一型导电型态;一闸极结构,邻接有绝缘间隔物,位于该半导体基底表面之既定位置;一源/汲极,位于该闸极结构两侧之半导体基底内,其包括:一具有第二型导电型态之第一淡掺杂区,位于该绝缘间隔物之下方;一具有第二型导电型态之第一浓掺杂区,位于该第一淡掺杂区两侧;一具有第二型导电型态之第二浓掺杂区,其浓度较该第一浓掺杂区为浓,且位于该第一浓掺杂区下方;一具有第一型导电型态之第二淡掺杂区,其浓度较该基底为浓,且位于该第二浓掺杂区下方之较小区域。18.如申请专利范围第17项所述之结构,其中该闸极结构和源/汲极表面更包括一金属矽化物层。19.如申请专利范围第17项所述之结构,其中该第一型导电型态为P型,第二型导电型态为N型。20.如申请专利范围第17项所述之结构,其中该第一型导电型态为N型,第二型导电型态为P型。21.如申请专利范围第18项所述之结构,其中该第一型导电型态为含磷和含砷离子之N型导电型态,该第二型导电型态为含硼离子之P型导电型态。22.如申请专利范围第18项所述之结构,其中该第二型导电型态为含磷和含砷离子之N型导电型态,该第一型导电型态为含硼离子之P型导电型态。图式简单说明:第一图至第五图系显示传统静电放电保护结构之制造流程剖面图。第六图至第十二图系显示本发明之一实施例中,静电放电保护结构之制造流程剖面图。第十三图系显示传统具静电放电保护结构之内部电路元件示意图。第十四图系显示第十三图之传统静电放电保护结构之半导体剖面图。第十五图系显示第五图之传统静电放电保护结构中,内建之寄生双载子电晶体示意图。第十六图系显示第十二图之本发明实施例中,静电放电保护结构之内建寄生双载子电晶体示意图。 |
