高阻値复晶矽负载的半导体制造方法及其结构

摘要

本发明是以简单的方法制作高阻值的复晶矽层，可应用在4TSRAM单元内当作负载来使用。在4TSRAM单元小型化的过程中，遇到的阻碍之一是传统复晶矽负载的做法无法获得所需的高阻值，因而限制了记忆体单元的小型化。本发明所提的方法可在不增加记忆体单元的大小的情形下，大幅增加复晶矽负载的长度，故阻值亦可大富提高。因此应用本发明将可改善复晶矽负载对记忆体小型化的限制，使记忆体单元大小不再受限于复晶矽负载。

主权项

1.一种高阻値复晶矽负载的半导体制造方法,适用于一基底,而该基底中已形成有复数个导电层,包括:形成一第一介电层于该基底及该复数个导电层上;形成一沟槽于该第一介电层中;形成一第二介电层于该沟槽中,并且突出于该第一介电层表面;形成间隔物于突出该第一介电层表面之该第二介电层的两侧;去除该第二介电层;形成复数个接触窗于该复数个导电层上之该第一介电层中;形成一复晶矽层于该第一介电层、该复数个接触窗、该间隔物及该沟槽上;以及图案该复晶矽层,以形成复数个复晶矽负载,其中该复数个复晶矽负载与该沟槽及该间隔物垂直。2.如申请专利第1项之高阻値复晶矽负载的半导体制造方法,更包括在图案该复晶矽层之前,对该复晶矽层实施第一次离子布植。3.如申请专利第1项之高阻値复晶矽负载的半导体制造方法,更包括在图案该复晶矽层之后,对该复数个接触窗上及其他所期望之部分该复数个复晶矽负载实施第二次离子布植。4.如申请专利范围第1项之高阻値复晶矽负载的制造方法,其中该导电层为复晶矽层。5.如申请专利范围第1项之高阻値复晶矽负载的制造方法,其中该第一介电层为未掺杂TEOS层。6.如申请专利范围第1项之高阻値复晶矽负载的制造方法,其中该第二介电层为掺杂氧化层。7.如申请专利范围第6项之高阻値复晶矽负载的制造方法,其中该掺杂氧化层是藉由选择性蚀刻以蒸气HF来去除。8.如申请专利范围第1项之高阻値复晶矽负载的制造方法,其中该间隔物为未掺杂TEOS间隔物。9.一种高阻値复晶矽负载的半导体结构,适用于一基底,而该基底中已形成有复数个导电层,包括:一介电层,形成于该基底及该复数个导电层上,其中该介电层中具有复数个接触窗及一沟槽,而该复数个接触窗是位于该复数个导电层上;间隔物,形成于靠沟槽边缘之该基底上;以及复数个复晶矽负载形成于该介电层、该复数个接触窗、该间隔物及该沟槽上,其中该复数个复晶矽负载与该沟槽及该间隔物垂直。10.如申请专利第9项之高阻値复晶矽负载的半导体结构,其中该导电层为复晶矽层。11.如申请专利第9项之高阻値复晶矽负载的半导体结构,其中该介电层为未掺杂TEOS层。12.如申请专利第9项之高阻値复晶矽负载的半导体结构,该中该间隔物为未掺杂TEOS间隔物。图式简单说明:第一图系显示出依据昔知技术之复晶矽负载的半导体结构;第二图系显示出第一图之顶视图;第三图A-第三图H系显示出依据本发明之复晶矽负载的半导体制造方法;以及第四图A-第四图H系显示出第三图A-第三图H之顶视图。