| 主权项 |
1.一种电脑处理器,其组成为:一个动态延迟时间模组,该动态延迟时间模组包含:一个唯读记忆体(ROM),该ROM中储存多组延迟时间群;以及第一暂存器,用来搭配该ROM,并至少可以储存其中一组的延迟时间群。2.如申请专利范围第1项之电脑处理器,该动态延迟时间模组还包括:第二暂存器,搭配该ROM并储存延迟时间索引群,其中储存在该ROM的每群延迟时间値是以该索引群来作索引。3.如申请专利范围第1项之电脑处理器,该动态延迟时间模组还包括:控制逻辑,搭配该第一暂存器,该控制逻辑在处理器存取记忆体装置时使用其中一组延迟时间群来运作。4.如申请专利范围第1项之电脑处理器,其中该处理器适合用来:决定处理器作业速度;及在该作业速度时,决定延迟时间索引群的其中一个索引。5.如申请专利范围第4项之电脑处理器,其中该处理器适合搭配一个外部滙流排而且其中该作业速度的决定是经由:决定外部滙流排的作业速度;取得作业速度倍数;和将该外部滙流排作业速度乘以该作业速度倍数。6.如申请专利范围第5项之电脑处理器,还包含倍数暂存器,其中该作业速度倍数即储存在该倍数暂存器中。7.如申请专利范围第2项之电脑处理器,该动态延迟时间模组还包括:一个解多工器,用来搭配第二暂存器和该ROM。8.如申请专利范围第1项之电脑处理器,还包括:以位元値表示的延迟时间保险丝群。9.如申请专利范围第8项之电脑处理器,该处理器可将该位元値放到第二暂存器。10.如申请专利范围第4项之电脑处理器,该处理器可将延迟时间索引群的其中一个索引放到第二暂存器。11.如申请专利范围第1项之电脑处理器,其中每一个延迟时间値至少含有一个处理器时钟周期。12.如申请专利范围第3项之电脑处理器,其中的记忆体装置为快取记忆体系统。13.一种电脑处理器动态设定记忆体存取延迟时间群的方法,该方法包括以下步骤:(a)确定处理器的作业速度,和(b)决定在该作业速度下的延迟时间群。14.如申请专利范围第13项之方法,还包括以下步骤:(c)将此延迟时间群放入第一暂存器。15.如申请专利范围第13项之方法,其中步骤(a)内包括以下步骤:(a-1)决定外部滙流排作业速度;(a-2)取得作业速度倍数;和(a-3)将外部滙流排作业速度和作业速度倍数相乘。16.如申请专利范围第13项之方法,其中步骤(b)内包括以下步骤:(b-1)决定一个延迟时间索引;(b-2)将该延迟时间索引放到第二暂存器;和(b-3)由唯读记忆体取得该群延迟时间。17.如申请专利范围第13项之方法,还包括以下步骤:(c)确定是否保险丝群至少有一个被「设定」;和(d)若至少保险丝群其中有一个被「设定」,则略过步骤(a)和(b)再根据被「设定」的保险丝决定该群延迟时间値。18.如申请专利范围第13项之方法,其中该记忆体存取延迟时间値是在快取记忆体存取时所使用的。19.一种电脑系统,包括:一个处理器;和一个搭配该处理器的记忆体装置;其中该处理器包含动态延迟时间模组,该动态延迟时间模组包括:一个唯读记忆体(ROM),该ROM中储存多组延迟时间群;以及第一暂存器,用来搭配该ROM,并至少可以储存其中一组的延迟时间群。20.如申请专利范围第19项之电脑系统,该动态延迟时间模组还包括:第二暂存器,搭配该ROM并储存延迟时间索引群,其中储存在该ROM的每群延迟时间値是以该索引群来作索引。21.如申请专利范围第19项之电脑系统,该动态延迟时间模组还包括:控制逻辑,搭配该第一暂存器,该控制逻辑在处理器存取记忆体装置时使用其中一组延迟时间群来运作。22.如申请专利范围第19项之电脑系统,其中该处理器适合用来:决定处理器作业速度;及在该作业速度时,决定延迟时间索引群的其中一个索引。23.如申请专利范围第22项之电脑系统,还包括:一个搭配该处理器的外部滙流排;其中该作业速度的决定是经由:决定外部滙流排的作业速度;取得作业速度倍数;和将该外部滙流排作业速度乘以该作业速度倍数。24.如申请专利范围第23项之电脑系统,该处理器还包括:一个倍数暂存器;其中该作业速度倍数即储存在该倍数暂存器中。25.如申请专利范围第20项之电脑系统,该动态延迟时间模组还包括:一个解多工器,用来搭配第二暂存器和该ROM。26.如申请专利范围第19项之电脑系统,该处理器还包括:以位元値表示的延迟时间保险丝群。27.如申请专利范围第26项之电脑系统,该处理器可将该位元値放到第二暂存器。28.如申请专利范围第26项之电脑系统,该处理器可将延迟时间索引群的其中一个索引放到第二暂存器。29.如申请专利范围第19项之电脑系统,其中的记忆体装置为快取记忆体系统。 |
