发明名称 A process of making multiple layered wiring structures of large scale integrated semiconductor devices
摘要 <p>유전 물질에 의해 분리된 인접한 2개의 배선층 사이에 전기적 상호접속을 이루기 위해 적어도 하나의 홀을 에칭할 때, 퓨즈 위쪽의 유전 물질 부분을 적어도 부분적으로 에칭하는 것을 구비하는 다층 구조를 제조하는 공정이 개시된다. 보호막을 형성한 후에, 보호막 아래의 배선층들중의 하나의 패드를 노출시키기 위해 적어도 하나의 애퍼처를 에칭할 때, 퓨즈 위쪽의 보호막 부분이 에칭된다. 보호막을 관통하는 적어도 하나의 애퍼처를 에칭할 때 사용한 것과 동일한 마스크를 사용하여, 퓨즈 위쪽의 나머지 물질을 에칭한다. 패드에 전기적 탐침을 접촉시켜 전기적 테스트를 수행한다. 전기적 테스트의 결과에 따라, 레이저 에너지를 목표 퓨즈에 조사한다.</p>
申请公布号 KR19990088185(A) 申请公布日期 1999.12.27
申请号 KR19990016762 申请日期 1999.05.11
申请人 null, null 发明人 이께다유끼오
分类号 H01L21/768;H01L21/82;H01L23/525 主分类号 H01L21/768
代理机构 代理人
主权项
地址