| 摘要 |
<p>반도체 메모리 회로는 센스 증폭기에 의해 소비되는 전류를 감소시키고, 오동작을 방지하여 고속으로 동작할 수 있다. 반도체 메모리 회로는, 각각 디코더를 구비하는 복수의 메모리 블록과, 복수의 메모리 셀과, 비트 라인의 전위 변화를 증폭하는 복수의 센스 증폭기와, 센스 증폭기로부터의 출력을 래치하는 데이터 래치와, 비트 라인을 디스차아지하는 복수의 nMOS 트랜지스터와, 센스 증폭기 정지 신호 (RD) 를 발생하는 NAND 게이트와, 기준 전압 발생기를 갖는다. 메모리 블록 선택 신호 (CS) 에 응답하여, NAND 게이트는 센스 증폭기 정지 신호 (RD) 를 발생하고, 그 센스 증폭기 정지 신호는 nMOS 트랜지스터를 동작시켜 선택되지 않은 메모리 블록의 비트 라인을 디스차아지한다.</p> |
