发明名称 2 METHOD OF MANUFACTURING SEMICONDUCTOR MEMORY DEVICE USING TWO ETCHING PATTERNS
摘要 <p>반도체 장치의 제조 방법에서, 적층막이 반도체 기판 상에 형성된 절연막 상에 형성된다. 이 적층막은 도전층 및 그 도전층 상에 형성된 절연층으로 이루어진다. 제 1 게이트용 제 1 군의 패턴 및 제 2 군의 패턴을 형성하기 위해 제 1 마스크를 이용하여 적층막에 제 1 에칭 공정을 행한다. 그 후, 패드 폴리실리콘막용 폴리실리콘층이 제 1 에칭 공정 후에 증착된다. 다음으로, 제 2 게이트용 제 3 군의 패턴을 형성하기 위해, 제 2 마스크를 이용하여 제 2 군의 패턴에 제 2 에칭 공정을 행한다.</p>
申请公布号 KR19990088511(A) 申请公布日期 1999.12.27
申请号 KR19990018681 申请日期 1999.05.24
申请人 null, null 发明人 다까이시요시히로
分类号 H01L27/108;H01L21/28;H01L21/302;H01L21/768;H01L21/8242 主分类号 H01L27/108
代理机构 代理人
主权项
地址