发明名称 PATTERNING METHOD IN SEMICONDUCTOR DEVICE FABRICATING PROCESS
摘要 <p>(목적) 화학증폭계 레지스트의 레지스트 패턴의 변형을 방지하여, 소망하는 바람직한 개구 패턴을 얻으며 반도체 장치의 수율, 생산성을 향상시키고자 한다. (구성) 반도체 장치의 제조공정에서, 반도체 기판상의 절연막 (3+4) 상에 화학증폭계 레지스트층 (5) 을 형성하고, 이 화학증폭계 레지스트층을 패터닝하여 개구부 (6) 를 형성하고, 패터닝된 화학증폭계 레지스트층을 마스크로 하여 반도체 기판상의 절연막 (4) 을 습식 에칭하여 절연막 (4) 을 패터닝하는 방법이다. 이러한 방법에서, 상기 습식 에칭을 실시하기 전에 상기 패터닝된 화학증폭계 레지스트층 (5) 에 표면 처리를 실시하여 불용화층 (7) 을 형성하여 화학증폭계 레지스트의 습식 에칭 내성을 향상시킨다. 이렇게 해서 화학증폭계 레지스트막 (5) 의 레지스트 패턴의 변형을 방지하여, 절연막 (3+4) 에 소망하는 바람직한 개구 패턴을 형성할 수 있다.</p>
申请公布号 KR19990088538(A) 申请公布日期 1999.12.27
申请号 KR19990018870 申请日期 1999.05.25
申请人 null, null 发明人 이또가쓰유끼
分类号 G03F7/38;G03F7/11;G03F7/40;H01L21/027;H01L21/033;H01L21/306;H01L21/311 主分类号 G03F7/38
代理机构 代理人
主权项
地址