| 主权项 |
1.一种半导体记忆体装置之晶圆加温寿命测试电路,该半导体记忆体装置具有复数个记忆体单元连接至一字元线,该晶圆加温寿命测试电路包括:列位址预解码电路,用于藉由列位址信号组成的组合而选择并驱动预定之字元线;字元线驱动控制电路,用于当由列位址预解码电路所预解码之位址信号中至少一个信号被致能时输出第一信号以选择性驱动字元线,并当晶圆加温寿命信号输入时输出第二信号以致能与位址信号之逻辑状态无关的所有字元线;以及列解码器电路,用于接收从列位址预解码电路及字元线驱动控制电路提供的输出信号,并用于藉由操作之正常模式中之位址信号选择性驱动字元线,并在晶圆加温寿命操作模式,同时驱动复数条字元线。2.如申请专利范围第1项所述之晶圆加温寿命测试电路,其中当该字元线驱动控制电路之输出信号系藉由晶圆加温寿命信号而致动时,该列解码器电路提供字元线升压电压至由该位址信号选择之字元线。3.如申请专利范围第1项所述之晶圆加温寿命测试电路,其中该第一信号藉由列位址信号及从该列位址预解码电路输出的位址信号所决定。4.如申请专利范围第1项所述之晶圆加温寿命测试电路,其中该第二信号具有如该晶圆加温寿命信号相同的逻辑位准。图式简单说明:第一图系显示根据习用晶圆加温寿命测试电路之列解码器电路之概图。第二图系显示根据习用晶圆加温寿命电路之晶圆加温寿命电路之晶圆加温寿命信号产生电路之电路图。第三图系显示根据习用晶圆加温寿命测试电路之列位址预解码器电路之电路图。第四图系显示根据习用晶圆加温寿命测试电路之列位址预解码器驱动信号产生电路之电路图。第五图系习用晶圆加温寿命测试电路之操作的时序图。第六图系显示根据本发明之晶圆加温寿命测试电路之列解码器电路之概图。第七图系显示根据本发明之晶圆加温寿命测试电路之列位址预解码器电路之电路图。第八图系显示根据本发明之晶圆加温寿命测试电路之列位址预解码器驱动信号产生电路之电路图。第九图系显示本发明之晶圆加温寿命测试电路之操作的时序图。 |
