| 主权项 |
1.一种隔离浅渠沟表面平坦化的方法,其方法包括: a.在一矽基板之元件区间形成一浅渠沟,其中该元 件区包括有一形成在该矽基板上之一垫氧化层及 氮化矽层; b.形成第一介电层于该氮化矽层及该浅渠沟之上, 其中该第一介电层填满了该浅渠沟,且其高度位于 该浅渠沟区之该氮化矽层之间; c.形成第二介电层于该第一介电层之上; d.平坦化该第二介电层及该第一介电层,其中上述 之该氮化矽层系为该平坦化步骤之终点; e.去除部份该第二介电层; f.去除部份该垫氧化层及该部份第一介电层。2.如 申请专利范围第1项之隔离浅渠沟表面平坦化的方 法,其中步骤a所述之所述之浅渠沟,系为电性隔离 所使用之隔离渠沟(Isolation Trench)。3.如申请专利 范围第1项之隔离浅渠沟表面平坦化的方法,其中 步骤a所述之所述之浅渠沟,系为制作渠沟电容( Trench Capacitor)所使用的电容渠沟。4.如申请专利范 围第1项之隔离浅渠沟表面平坦化的方法,其中步 骤b所述之形成第一介电层,其系以化学气相沉积 法所形成。5.如申请专利范围第4项之隔离浅渠沟 表面平坦化的方法,其中所述之化学气相沉积法, 其系以低压四乙氧基矽酸盐、电浆辅助四乙氧基 矽酸盐、臭氧四乙氧基矽酸盐和高密度电浆化学 气相沉积(HDPCVD)的氧化矽(SiO2)所组成的群组之一 所构成。6.如申请专利范围第1项之隔离浅渠沟表 面平坦化的方法,其中步骤b所述之第一介电层,系 为氧化物介电层。7.如申请专利范围第6项之隔离 浅渠沟表面平坦化的方法,其中所述之氧化物介电 层,其组成系为氧化矽。8.如申请专利范围第1项之 隔离浅渠沟表面平坦化的方法,其中步骤b所述之 第一介电层之厚度,系介于2600埃至5500埃之间。9. 如申请专利范围第1项之隔离浅渠沟表面平坦化的 方法,其中步骤c所述之形成第二介电层,其系以化 学气相沉积法所形成。10.如申请专利范围第1项之 隔离浅渠沟表面平坦化的方法,其中步骤c所述之 第二介电层,其组成系为氮化矽。11.如申请专利范 围第1项之隔离浅渠沟表面平坦化的方法,其中步 骤d所述之平坦化该第二介电层及该第一介电层, 其平坦化方法系为化学机械研磨。12.如申请专利 范围第1项之隔离浅渠沟表面平坦化的方法,其中 步骤e所述之去除部份该第二介电层,其所使用之 方法系为选择性蚀刻。13.如申请专利范围第12项 之隔离浅渠沟表面平坦化的方法,其中所述之选择 性蚀刻,系为湿式蚀刻;14.如申请专利范围第13项之 隔离浅渠沟表面平坦化的方法,其中所述之湿式蚀 刻,其所用之蚀刻液系为磷酸;15.如申请专利范围 第1项之隔离浅渠沟表面平坦化的方法,其中步骤f 所述之去除部份该垫氧化层及该部份第一介电层, 其所使用之方法系为湿蚀刻。16.如申请专利范围 第15项之隔离浅渠沟表面平坦化的方法,其中所述 之湿蚀刻,其所使用之蚀刻液系为氢氟酸。图式简 单说明: 第一图系为浅渠沟隔离(Shallow Trench Isolation;STI)技 术的剖面示意图,显示于矽基板上蚀刻一中空浅渠 沟,而形成元件区/隔离区/元件区三区的隔离结构 。 第二图显示习知浅渠沟隔离具体实施例的剖面图, 其系利用微影与蚀刻,形成矽基板/垫氧化层/氮化 矽层三层结构,在三层结构中形成浅渠沟,然后再 形成以氧化矽为主的第一介电层于氮化矽层及浅 渠沟之上。 第三图系将第二图所示的结构,以化学机械研磨处 理后,造成介电材料表面凹陷(Dishing)的剖面图。 第四图显示本发明构思的剖面示意图,其系于第三 图显示的凹陷区域上,再被覆一以氮化矽为主的第 二介电层,作为化学机械研磨的阻障层,以保护易 磨耗区域,并达到全面平坦化的要求。 第五图系为本发明隔离浅渠沟表面平坦化的具体 实施例的剖面图,其与第二图习知制程最大的不同 ,在于控制浅渠沟中形成之第一介电层的高度,使 其位于浅渠沟区之氮化矽层之间。 第六图系延续图五的制程,显示于氮化矽层与浅渠 沟之上,再形成一以氮化矽为主的第二介电层后的 剖面图。 第七图显示第六图之结构,经化学机械研磨平坦化 处理后的剖面图,藉由研磨阻障层的设计,可避免 如第三图所示,介电材料表面凹陷的现象。 第八图显示矽晶片经回蚀刻处理后的剖面结构图 。 |
