非同步式先入先出存储装置的控制电路

摘要

本发明涉及非同步式先入先出存储装置的控制电路，特别是涉及利用自主生成的局部(Local)时钟有效地控制非同步式先入先出存储装置的控制电路，不仅可用比已有的同步式先入先出存储装置更少的存储器实现先入先出存储装置，而且用自主生成的局部时钟仅使必要的部分动作，即可有效地控制系统，防止不必要的耗电，亦可有效地解决用ASIC实现便携无线终端机、多媒体终端机的图像及声音处理系统时的复杂的时钟分配问题。

主权项

1．一种非同步式先入先出存储装置的控制电路，用于非同步式地控制装设在写入及读出处理器间的先入先出(FIFO)存储器的电路，包含：时钟发生部件，输入接收上述写入及读出处理器的请求事件信号，并产生时钟；写入及读出地址指针发生部件，输入接收上述时钟发生部件的时钟，并产生用于指定贮存数据的地址的写入地址指针信号、和用于指定读出数据的贮存地址的读出地址指针信号；第1选择部件，根据上述时钟发生部件传送的时钟，把上述写入及读出地址指针发生部件传送的写入地址指针信号和读出地址指针信号有选择地传递到上述存储器；写入及读出使能信号发生部件，输入接收上述时钟发生部件的时钟，产生用于在上述存储器中写入数据的写入使能信号、和用于读出上述存储器中贮存的数据的读出使能信号，并将其传递到上述存储器；贮存状态判别部件，利用上述写入及读出地址指针发生部件传送的写入地址指针信号和读出地址指针信号，判别上述存储器中数据贮存状态；确认事件信号发生部件，根据上述时钟发生部件传送的时钟、和上述贮存状态判别部件的输出信号，输入接收上述写入及读出处理器的请求事件信号，产生确认事件信号并传递到上述写入及读出处理器。