锁相环电路

摘要

本发明的锁相环(PLL)电路包括第一积分器和第二积分器。为了降低同步引入时间，设置具有足够大的环路增益的包括第一积分器的反馈环路。为稳定的保持展缓，设置包括第二积分电路的反馈环，其具有小到足以避免输入信号频率瞬间变化的影响的环路增益。

主权项

1、一种锁相环电路，其用于产生表示输入频率信号的相位和从压控振荡器(VCO)输出频率的相位之间差别的一误差信号，将与误差信号成比例的一电压和与误差信号的时间积分成比例的一电压相加从而输出一总和电压，并且通过反馈控制用该总和电压控制VCO的振荡频率，该与误差信号的时间积分成比例的电压是第一积分器的输出电压和第二积分器的输出电压之和，设置包括第一积分电路的反馈环路且其具有大到足以缩短同步引入时间的一环路增益，设有包括第二积分电路的反馈环路并且其具有小到足以保持展缓一积分电压的环路增益，该积分电压对应于在相对较长的一时间周期内出现的输入频率信号和VCO的自运行频率之间差别的平均值。