应用自我修复电路以及永久失效记忆体位置以测试记忆体操作之方法

摘要

一种用于记忆元件之测试方法，其中可能仅仅在特殊之最坏条件下发生之故障会转变成硬性功能性故障。这些位置紧接着通过内建自检(B1ST)及内建自修复(BISR)电路被检测并改址。首先，测试序列在含有备用行及列位置之记忆阵列上进行。一般，这种测试序列更像是在引入故障之条件下进行的。被确定为工作不正常之行及列之位置及可以得到之备用行及列之数目在记忆元件中搜索出来。若有足够之备用位置，则出故障之行及列由熔断每一个相应之熔丝使之永久报废，随后当电源加到记忆元件之时， BIST将检测包括那些永久失效及硬性功能性故障之行及列。进入这些位置将随之被BISR电路改址。然后再次执行测试序列，若发现还有错误则元件自认为是不合格的。记忆阵列中那些易出故障之行及列就这样地永不起动了。另外，内建自检BIST及内建自修复BISR电路为每次加电源于元件上提供了验证基本记忆功能改变故障地址之能力。记忆阵列之测试范围有益地增加了。

主权项

1.一种测试一记忆元件之方法,该记忆元件对包含有记忆阵列,阵列中含若干行,包括:在一组特定操作条件下对该若干行执行一给定之测试;根据给定测试之结果确定在若干行工作不正常之个别行;永久失效之记忆体位置进入该个别行;在正常操作条件下根据对记忆元件之通电执行对记忆阵列之自检操作,其中该自检操作辨认在该记忆元件中之任何工作不正常之行包括该个别行,且其中访自检操作紧接着执行使该个别行进入永久失效之记忆位置;及对每个工作不正常之行起动备用行。2.如申请专利范围第1项中测试记忆元件之方法,其中之特定操作条件组是指定为最坏之条件。3.如申请专利范围第1项中测试记忆元件之方法,其中记忆元件是制造在积体电路上的,且其中该自检操作是由自检电路进行的且也是在该积体电路上实现的。4.如申请专利范围第3项中测试记忆元件之方法,其中一自修复电路执行该备用行之起动。5.如申请专利范围第4项中测试记忆元件之方法,其中该自修复电路也是在该积体电路上实现的。6.如申请专利范围第1项中测试记忆元件之方法,其中该个别行含有一熔丝,且其中熔断该熔丝使该个别行报废。7.如申请专利范围第6项中测试记忆元件之方法,其中该熔丝是在积体电路之顶端金属层中实现的。8.如申请专利范围第26项中测试记忆元件之方法,其中使该个别行进入永久失效之记忆位置是通过用雷射使该熔丝熔断的。9.如申请专利范围第1项中测试记忆元件之方法,还包括根据工作不正常行之总数大于备用行之总数来确定该记忆元件是不可使用的。10.如申请专利范围第1项中测试记忆元件之方法,其中之给定测试是用于该记忆元件之刷新时间的。11.一种测试记忆元件之方法,该记忆元件含记忆阵列,阵列中含若干列,包括:在一组特定操作条件下对该若干列执行一给定之测试;根据给定测试之结果确定在该若干列中工作不正常之个别列;永久失效之记忆体位置进入该个别列;在正常操作条件下随记忆元件之通电执行对记忆阵列之自检之操作,其中该自检操作辨认在该记忆元件中之任何工作不正常之列包括该个别列,且其中该自检操作紧接着执行是该个别列进入永久失效之记忆元件位置;及对每个工作不正常之列起动备用列。12.如申请专利范围第11项中测试记忆元件之方法,其中该特定操作条件组是指定为最坏之条件。13.如申请专利范围第11项中测试记忆元件之方法,其中之记忆元件是制造在积体电路上,且其中该自检操作是由自检电路进行的且也是在该积体电路上实现的。14.如申请专利范围第13项中测试记忆元件之方法,其中一自修复电路执行该备用列之起动。15.如申请专利范围第14项中测试记忆元件之方法,其中该自修复电路也是在该积体电路上实现的。16.如申请专利范围第11项中测试记忆元件之方法,其中该个别列含有一熔丝,且其中熔断该熔丝使该个别列报废。17.如申请专利范围第16项中测试记忆元件之方法,其中该熔丝是在该积体电路顶端金属层中实现的。18.如申请专利范围第16项中测试记忆元件之方法,其中使该个别列进入永久失效之记忆位置是通过用雷射使该熔丝熔断的。19.如申请专利范围第11项中测试记忆元件之方法,还包括根据该工作不正常之总列数大于该备用列之总数来确定该记忆元件是不可使用的。20.如申请专利范围第11项中测试记忆元件之方法,其中该给定测试是用于该记忆元件之刷新时间的。图式简单说明:第一图画出了一个记忆存储元件之具体实例方块图;第二图画出了在记忆存储元件内之内建自检及控制电路实施例方块图;第三图为记忆存储元件内之内建自修复电路实施例方块图;第四图为含有备用行及列之记忆阵列实施例方块图;第五图为测试记忆存储元件之方法实施例流程图;