| 主权项 |
1.一种数位影像解码方法,其系接收包含被编码之影像资料之位元信息流,依据被包含于此位元信息流中之基准时刻资讯以再生基准时刻及系统时钟脉冲,以解码上述影像资料之解码方法,其特征为具备:接收上述位元信息流被复数个多路处理之多路化位元信息流,将包含由此多路化位元信息流解码之影像资料之位元信息流分离成1个以上之第1步骤,及由上述多路化位元信息流将包含形成为主信息流之影像资料之位元信息流选择1个当成主信息流之第2步骤,及依据被包含于上述主信息流中之基准时刻资讯,再生被使用于解码成为主信息流之影像之际之基准时刻与系统时钟脉冲之第3步骤,及使用被包含于包含上述被分离之解码影像资料之位元信息流中之基准时刻资讯与上述被再生之系统时钟脉冲,再生被使用于解码上述被分离之影像之际之基准时刻之第4步骤,及使用上述被再生之系统时钟脉冲,产生解码开始信号之第5步骤,及与上述第2步骤至第5步骤之处理并行,将被包含于上述被分离之位元信息流之影像资料储存于输入缓冲记忆体之第6步骤,及依据上述解码开始信号开始上述被储存在输入缓冲记忆体之影像资料之解码之第7步骤。2.如申请专利范围第1项记载之数位影像解码方法,其中上述解码开始信号系与不依靠被包含于成为主信息流之影像信号中之解码开始时刻资讯之显示系统之同步信号同步之信号。3.如申请专利范围第1项或第2项记载之数位影像解码方法,其中上述输入缓冲记忆体需要被确保之容量,比以被包含于资料中之解码开始时刻资讯为基准,开始解码之际所必要之资料量多在成为主信息流之影像资料之1讯框时间份被输入之最大资料量份以上。4.一种数位影像解码装置,其系接收包含被编码之影像资料之位元信息流,依据被包含于此位元信息流中之基准时刻资讯以再生基准时刻及系统时钟脉冲,以解码上述影像资料之解码装置,其特征为具备:接收上述位元信息流被复数个多路处理之多路化位元信息流,将包含由此多路化位元信息流解码之影像资料之位元信息流分离成1个以上之分离手段,及由上述多路化位元信息流将包含形成为主信息流之影像资料之位元信息流选择1个当成主信息流之选择手段,及于每一上述被分离位元信息流储存被包含于该位元信息流之影像资料之1个以上之输入缓冲记忆体,及依据被包含于上述主信息流中之基准时刻资讯,再生被使用于解码成为主信息流之影像之际之基准时刻与系统时钟脉冲之时钟脉冲再生手段,及使用被包含于包含上述解码影像资料之位元信息流中之基准时刻资讯与上述被再生之系统时钟脉冲,再生被使用于解码上述被分离之影像之际之基准时刻之基准时刻再生手段,及使用上述被再生之系统时钟脉冲,产生在上述被分离之各位元信息流共通之解码开始信号之解码开始信号产生手段,及依据上述解码开始信号开始上述被储存在输入缓冲记忆体之影像资料之解码之1个以上之解码手段。5.如申请专利范围第4项记载之数位影像解码装置,其中上述解码开始信号产生手段产生之解码开始信号系与不依靠被包含于成为主信息流之影像信号中之解码开始时刻资讯之显示系统之同步信号同步之信号。6.如申请专利范围第4项或第5项记载之数位影像解码装置,其中上述输入缓冲记忆体之容量,比以被包含于资料中之解码开始时刻资讯为基准,开始解码之际所必要之资料量多在成为主信息流之影像资料之1讯框时间份被输入之最大资料量份以上。7.一种解码处理电路,系接收将与基准时间资讯一齐被送至之影像资料以MPEG方式编码之信息流,以进行解码之解码处理电路,其特征为具备:检测被包含于上述信息流之基准时间资讯之基准时间资讯检测手段,及产生不锁定在上述信息流之发送侧时钟脉冲之频率之时钟脉冲之时钟脉冲产生手段,及计数由上述时钟脉冲产生手段来之时钟脉冲,该输出値依据由上述基准时间资讯检测手段来之指示被修正之计数手段,及依据上述计数手段之输出値,产生同步信号之同步产生手段,及依据上述计数手段之输出値,将上述信息流做解码处理之解码手段。8.如申请专利范围第7项记载之解码处理电路,其中上述计数器手段之输出値藉由上述基准时间资讯检测手段来之指示被修正之时机系遵循上述同步产生手段所产生之同步信号。9.一种解码处理电路,其系接收将与基准时间资讯一齐被送至之n(n≧2,n为整数)个的影像资料以MPEG方式编码后之n个之信息流,予与解码之解码处理电路,其特征为:上述解码处理电路具备将n个之信息流解码之n个的解码手段,上述n个之解码手段之中,至少其中一个为申请专利范围第7项或第8项记载之解码处理电路者。10.如申请专利范围第9项记载之解码处理电路,其中具备:由上述n个之解码手段获得之n个的影像信号之中,将至少其中一个之影像信号依据其之一个之影像信号之同步信号,记忆于记忆体,藉由依据上述n个之影像信号之中之至少一个之影像信号之同步信号读出,使上述n个之影像信号之中之至少其中2个之影像信号同步之手段。11.一种解码处理电路,其系接收将与基准时间资讯一齐被送至之n(n≧2,n为整数)个的影像资料以MPEG方式编码后之n个之信息流,予与解码之解码处理电路,其特征为具备:检测被包含于上述n个之信息流中之基准时间资讯之n个的基准时间资讯检测手段,及产生不锁住上述n个之信息流之中至少1个之信息流之发送侧时钟脉冲之频率之时钟脉冲,顶多为n-1个之时钟脉冲产生手段,及计数由上述时钟脉冲产生手段来之时钟脉冲,该输出値藉由上述基准时间资讯检测手段来之指示被修正,顶多n-1个之计数器手段,及计数由上述时钟脉冲产生手段来之时钟脉冲,将该输出値与上述基准时间资讯检测手段之至少其中一个之输出値比较,依据该比较结果以补正上述时钟脉冲产生手段之时钟脉冲频率之至少1个之计数器手段,及依据上述n个之计数器手段之输出値,产生同步信号之n个的同步产生手段,及遵循上述n个之计数器手段之输出値,解码处理上述n个之信息流之n个的解码手段。12.一种解码处理电路,其系接收将与基准时间资讯一齐被送至之n(n≧2,n为整数)个的影像资料以MPEG方式编码后之n个之信息流,予与解码之解码处理电路,其特征为具备:检测被包含于上述n个之信息流中之基准时间资讯之n个的基准时间资讯检测手段,及产生不锁住上述n个之信息流之中至少1个之信息流之发送侧时钟脉冲之频率之时钟脉冲,顶多为n-1个之时钟脉冲产生手段,及计数由上述时钟脉冲产生手段来之时钟脉冲,将该输出値与上述基准时间资讯检测手段之至少其中一个之输出値比较,依据该比较结果以补正上述时钟脉冲产生手段之时钟脉冲频率之至少1个之计数器手段,及依据上述基准时间资讯检测手段之输出値与上述计数器手段之输出値,产生基准时间之顶多n-1个之基准时间产生手段,及依据上述至少1个之计数器手段之输出値或上述顶多n-1个之基准时间产生手段之输出値,产生同步信号之n个的同步产生手段,及遵循上述基准时间产生手段之输出値或上述计数器手段之输出値,解码处理上述n个之信息流之n个的解码手段。13.一种解码处理电路,其系接收将与基准时间资讯一齐被送至之n(n≧2,n为整数)个的影像资料以MPEG方式编码后之n个之信息流,予与解码之解码处理电路,其特征为具备:检测被包含于上述n个之信息流中之基准时间资讯之n个的基准时间资讯检测手段,及产生不锁住上述n个之信息流之中n-1个之信息流之发送侧时钟脉冲之频率之时钟脉冲之时钟脉冲产生手段,及计数由上述时钟脉冲产生手段来之时钟脉冲之计数器手段,及依据上述n个之基准时间资讯检测手段之输出値与上述计数器手段之输出値,产生基准时间之n个之基准时间产生手段,及依据上述n个之基准时间产生手段之输出値,产生同步信号之n个的同步产生手段,及遵循上述n个之基准时间产生手段之输出値解码处理上述n个之信息流之n个的解码手段。14.一种解码处理电路,其系接收将与基准时间资讯一齐被送至之n(n≧2,n为整数)个的影像资料以MPEG方式编码后之n个之信息流,予与解码之解码处理电路,其特征为具备:检测被包含于上述n个之信息流中之基准时间资讯之n个的基准时间资讯检测手段,及产生不锁住上述n个之信息流之中至少1个之信息流之发送侧时钟脉冲之频率之时钟脉冲,顶多为n-1个之时钟脉冲产生手段,及计数由上述时钟脉冲产生手段来之时钟脉冲,该输出値藉由上述基准时间资讯检测手段来之指示被修正,顶多n-1个之计数器手段,及计数由上述时钟脉冲产生手段来之时钟脉冲,将该输出値与上述基准时间资讯检测手段之至少其中一个之输出値比较,依据该比较结果以补正上述时钟脉冲产生手段之时钟脉冲频率之至少1个之计数器手段,及依据上述至少1个之计数器手段之输出値,产生同步信号之至少1个的同步产生手段,及遵循上述n个之计数器手段之输出値,解码处理上述n个之信息流之n个的解码手段,上述n个之解码手段在上述计数器手段之输出与由给与显示时机之上述同步产生手段来之同步信号之时机不匹配之情形,藉由缺落纾解影像讯框或者使相同影像讯框复数次输出,以便输出与同步信号之时机同步化之影像信号之n个的解码手段。15.一种解码处理电路,其系接收将与基准时间资讯一齐被送至之n(n≧2,n为整数)个的影像资料以MPEG方式编码后之n个之信息流,予与解码之解码处理电路,其特征为具备:检测被包含于上述n个之信息流中之基准时间资讯之n个的基准时间资讯检测手段,及产生不锁住上述n个之信息流之中至少1个之信息流之发送侧时钟脉冲之频率之时钟脉冲,顶多为n-1个之时钟脉冲产生手段,及计数由上述时钟脉冲产生手段来之时钟脉冲,将该输出値与上述基准时间资讯检测手段之至少其中一个之输出値比较,依据该比较结果以补正上述时钟脉冲产生手段之时钟脉冲频率之至少1个之计数器手段,及依据上述n个之基准时间资讯检测手段之输出値与上述计数器手段之输出値,产生基准时间之顶多n-1个之基准时间产生手段,及依据上述n个之计数器手段之中至少1个之输出値,产生同步信号之至少1个的同步产生手段,及遵循上述基准时间产生手段之输出値或上述计数器手段之输出値,解码处理上述n个之信息流之n个的解码手段,上述n个之解码手段之中至少1个之解码手段在上述基准时间产生手段之输出与与由给与显示时机之上述同步产生手段来之同步信号之时机不匹配之情形,藉由缺落纾解影像讯框或者使相同影像讯框复数次输出,以便输出与同步信号之时机同步化之影像信号之n个的解码手段。16.一种解码处理电路,其系接收将与基准时间资讯一齐被送至之n(n≧2,n为整数)个的影像资料以MPEG方式编码后之n个之信息流,予与解码之解码处理电路,其特征为具备:检测被包含于上述n个之信息流中之基准时间资讯之n个的基准时间资讯检测手段,及产生不锁住上述n个之信息流之中n-1个之信息流之发送侧时钟脉冲之频率之时钟脉冲之时钟脉冲产生手段,及计数由上述时钟脉冲产生手段来之时钟脉冲之计数器手段,及依据上述n个之基准时间资讯检测手段之输出値与上述计数器手段之输出値,产生基准时间之n个之基准时间产生手段,及依据上述n个之基准时间产生手段中之1个的输出値,产生同步信号之同步产生手段,及遵循上述n个之基准时间产生手段之输出値解码处理上述n个之信息流之n个的解码手段,上述n个之解码手段之中至少n-1个之解码手段在上述基准时间产生手段之输出与由给与显示时机之上述同步产生手段来之同步信号之时机不匹配之情形,藉由缺落纾解影像讯框或者使相同影像讯框复数次输出,以便输出与同步信号之时机同步化之影像信号之n个的解码手段。17.如申请专利范围第10.12.13.15或16项记载之解码处理电路,其中上述n个之解码手段之中至少其中一个将在上述计数器手段之输出値加上补偿値当成基准时间使用,以进行解码处理。图式简单说明:第一图系显示为了使本发明之理解容易用之参考技术例之电路方块图。第二图系说明第一图之电路之动作之解码时机图。第三图系显示习知之解码处理电路方块图。第四图系显示本发明之第1形态之实施例之解码装置之构成方块图。第五图系显示被使用于第四图之实施例之解码器之构成之详细方块图。第六图系系说明第四图之电路之动作之解码时机图。第七图系显示本发明之第2形态之第1实施例之解码处理电路方块图。第八图系显示被使用于第七图之实施例之基本处理电路方块图。第九图系说明第八图之基本处理电路之动作图。第十图系显示本发明之第2形态之数位广播系统之全体构成方块图。第十一图系显示MPEG传输信息包之资料构造图。第十二图系显示本发明之第2形态之第2实施例之解码处理电路方块图。第十三图系显示本发明之第2形态之第3实施例之解码处理电路方块图。第十四图系显示连接第八图、第十二图或第十三图之实施例之解码处理电路之输出,在1个画面显示2个之影像用之构成方块图。第十五图系显示本发明之第2形态之第4实施例之解码处理电路方块图。第十六图系说明第十五图之实施例之动作图。第十七图系显示本发明之第2形态之第5实施例之解码处理电路方块图。第十八图系显示本发明之第2形态之第6实施例之解码处理电路方块图。第十九图系显示连接第十五图、第十七图、或第十八图之实施例之解码处理电路之输出,在1个画面显示2个之影像用之构成方块图。 |
