| 主权项 |
1.一种碳化矽/矽(SiC/Si)异质结构半导体开关,包含一单晶矽层、一碳化矽(SiC)层及一介于该单晶矽层与该碳化矽层之间的渐变层(graded-composition layer)。2.如申请专利范围第1项之半导体开关,其中该单晶矽层具有n-型杂质,而该碳化矽层为p-型杂质。3.如申请专利范围第1项之半导体开关,其进一步包含形成在该单晶矽层相对于该渐变层的另一侧的第一电极,及形成该碳化矽层相对于该渐变层的另一侧的第二电极。4.如申请专利范围第1项之半导体开关,其中该渐变层具有一介于2000-3000A的厚度。5.如申请专利范围第1项之半导体开关,其中该碳化矽层具有一介于500-7000A的厚度。6.一种碳化矽/矽异质结构半导体开关的制备方法,包含下列步骤:a)去除一掺杂有第一导电型杂质之单晶矽层上的原生氧化物(native oxide);b)藉化学蒸气沉积在该单晶矽层的一侧上成长一渐变层,其中该单晶矽层被曝露于一具可控制组成的气相组成物中,该气相组成物的组成被控制成该化学蒸气沉积刚开始进行时,该气相组成物含有一矽烷气体而不含有一烷类气体,随着该化学蒸气沉积的进行,该气相组成物含有一含量逐渐增加的一烷类气体;及c)于该渐变层上形成一掺杂有第导电型杂质的碳化矽层。7.如申请专利范围第6项之方法,其中该第一导电型杂质为n-型杂质,及该第二导电型杂质为p-型杂质。8.如申请专利范围第6项之方法,其中该步骤a)被进行之前,该掺杂有第一导电型杂质之单晶矽层先被清洗。9.如申请专利范围第6项之方法,其中该步骤a)系将该掺杂有第一导电型杂质的单晶矽层置于一压力为2.5托的HCl及H2的气体混合物中及于900℃一段时间而去除该原生氧化物。10.如申请专利范围第6项之方法,其中该步骤b)的矽烷气体为SiH4,及该烷类气体为C3H8。11.如申请专利范围第10项之方法,其中该步骤b)的气相组成物系藉由导入一流速为12sccm的SiH4流,一流速由0渐增至10sccm的C3H8流及一H2流至一反应室内而形成,其中该反应室内被维持在2.5托的压力及1200℃的温度。12.如申请专利范围第7项之方法,其中该步骤c)系于一压力维持在2.5托及温度维持在1200℃的反应室内进行,其中该反应室被导入一流速为10sccm的C3H8流,一流速为12sccm的B2H6流,一流速为12sccn的SiH4流及一流速为1.21pm的H2流。13.如申请专利范围第6项之方法,在步骤c)之后进一步包含在该单晶矽层相对于该渐变层的另一侧形成一第一电极,及于该碳化矽层相对于该渐变层的另一侧形成一第二电极。14.如申请专利范围第6项之方法,其中该渐变层包含Si及C两元素,C/Si的莫耳比随着远离该单晶基矽层的距离的增加而增加。图式简单说明:第一图为依本发明之一较佳实施例所制备之碳化矽/矽异质结构N型负微分电阻开关的剖面示意图,其结构由上而下分别为Al/p-SiC/GCL/n-Si/Al。第二图显示了一个理想的高效率N型负微分电阻开关与传统N型负微分电阻开关之I-V特性曲线,其中虚线----及----分别代表传统与该理想的高效率N型负微分电阻开关之I-V特性曲线;实线代表负载。第三图(a)显示了依本发明之较佳实施例所制备之碳化矽/矽异质结构N型负微分电阻开关之电流-电压特性曲线(I-V characteristic curves)。第三图(b)显示了第三图(a)之碳化矽/矽异质结构N型负微分电阻开关之半对数电流-电压特性曲线(semilog I-V characteristic curves)。第四图显示了第三图(a)之碳化矽/矽异质结构N型负微分电阻开关之分别在27℃、100℃、200℃及300℃的半对数电流-电压特性曲线(semilog I-Vcharacteristiccurves)。 |
