发明名称 | 制造隐匿于半导体基底的水平沟槽电容器的方法 | ||
摘要 | 一种制造隐匿于半导体基底的水平沟槽电容器的方法,包括下列步骤:蚀刻多个沟槽;在沟槽形成第一介电层;在沟槽中填入第一多晶硅层;在基底与第一多晶硅层上形成第二介电层;限定该第二介电层;生长一外延硅层和非晶硅层,形成一外延硅/非晶硅层;蚀刻出多个端点接触窗;在这些端点接触窗的该外延硅/非晶硅层侧壁上形成一绝缘衬垫;以及在这些端点接触窗填入一第二多晶硅层,以形成一正极接触点。 | ||
申请公布号 | CN1237788A | 申请公布日期 | 1999.12.08 |
申请号 | CN98108711.6 | 申请日期 | 1998.05.29 |
申请人 | 世界先进积体电路股份有限公司 | 发明人 | 卢志远 |
分类号 | H01L21/82;H01G4/00 | 主分类号 | H01L21/82 |
代理机构 | 柳沈知识产权律师事务所 | 代理人 | 陶凤波 |
主权项 | 1.一种制造隐匿于半导体基底的水平沟槽电容器的方法,该方法包括下列步骤:在该基底中蚀刻出多个沟槽,以形成该水平沟槽电容器;在该基底的这些沟槽形成一第一介电层;在这些沟槽中填入一第一多晶硅层,以使该第一多晶硅层与该基底表面共平面;在该基底与该第一多晶硅层上形成一第二介电层;限定该第二介电层,留下该第一多晶硅层上的该第二介电层;在该硅基底上生长一外延硅层,使其侧面延伸至该第一多晶硅层上的该第二介电层之上,且在同时使一非晶硅层生长于该第二介电层上,该非晶硅层的顶端的表面积随着该外延硅生长的厚度增加而减小,以形成一外延硅/非晶硅层;穿过该外延硅/非晶硅层以及该第二介电层至该沟槽上的该第一多晶硅层,以蚀刻出多个端点接触窗;在这些端点接触窗的该外延硅/非晶硅层侧壁上形成一绝缘衬垫;以及在这些端点接触窗填入一第二多晶硅层,以形成一正极接触点,完成该隐匿式水平沟槽电容器的一阵列。 | ||
地址 | 台湾省新竹科学工业园区 |