发明名称 形成随机存取存储器单元阵列的埋藏式电容阵列的方法
摘要 一种形成DRAM单元阵列的埋藏式电容阵列的方法包括:形成具有开口阵列的第一掩模;在开口形成N<SUP>+</SUP>掺杂区;除去掩模;形成外延硅层;用第二掩模在外延硅层形成P型井阵列;除去第二掩模;沉积衬垫氧化层以及氮化硅层,并形成开口区域;形成场氧化隔离区;单向蚀刻元件区以形成孔洞;蚀刻孔洞;蚀刻除去氮化硅层;沉积电极间介电层;沉积多晶硅掺杂层,形成电容的阳极电接触;化学机械研磨多晶硅掺杂层,直至上述基板。
申请公布号 CN1237790A 申请公布日期 1999.12.08
申请号 CN98108713.2 申请日期 1998.05.29
申请人 世界先进积体电路股份有限公司 发明人 卢志远;宋建迈
分类号 H01L21/8242;H01L27/108 主分类号 H01L21/8242
代理机构 柳沈知识产权律师事务所 代理人 陶凤波
主权项 1.一种在一硅基板里形成随机存取存储单元阵列的埋藏式电容阵列的方法,该方法包括:在上述硅基板上形成一具有一开口阵列的第一光致抗蚀剂植入掩模;利用离子植入法在上述硅基板的开口形成N+掺杂区,上述第一光致抗蚀剂植入掩模避免了硅基板其他区域的离子植入;除去上述第一光致抗蚀剂植入掩模;在上述硅基板上形成一外延硅层;在上述N+掺杂区上方的外延硅层,利用已构图的第二光致抗蚀剂植入掩模,形成一P型井阵列;除去上述第二光致抗蚀剂植入掩模;沉积一衬垫氧化层以及一氮化硅层,并在上述氮化硅层里需要场氧化隔离区处形成开口区域;在元件区周围形成上述场氧化隔离区,并且电隔离上述元件区,上述元件区对准上述N+掺杂区;单向蚀刻上述元件区,穿透上述氮化硅层,以及外延硅层的P型井,达到N+掺杂区,以形成孔洞;均向选择性蚀刻上述孔洞,以除去上述N+掺杂区,并在上述硅基板里形成洞穴;利用蚀刻除去上述氮化硅层;在上述洞穴的表面,及上述孔洞的侧边沉积一电极间介电层;在上述洞穴的表面的电极间介电层上沉积一多晶硅掺杂层,并填充上述孔洞,在上述孔洞里的多晶硅掺杂层形成上述埋藏式电容的阳极电接触;利用化学机械研磨法研磨上述多晶硅掺杂层,直至上述基板,完成上述埋藏式电容。
地址 台湾省新竹科学工业园区