具有自更新控制电路的动态随机存取存储器

摘要

现有技术的DRAM中存在不能够任意地设定最佳的更新周期并且不能够降低功耗的问题。本发明的DRAM的自更新地址控制单元(11)包括自更新控制电路(7，71)以及行地址缓冲器(8)，该自更新控制电路(7，71)输入用于任意指定自更新的周期的控制信号，根据输入的控制信号设定自更新地址的周期并输出自循环信号，该行地址缓冲器(8)把自循环信号作为触发信号把地址输出到上述存储单元阵列。

主权项

1．一种具备自更新控制电路的DRAM，其特征在于：具有：由多个存储单元组成的存储单元阵列；以及自更新地址控制单元，该单元设定自更新的周期，以设定的周期向上述存储单元阵列输出地址并进行上述存储单元阵列的自更新，上述自更新地址控制单元包括自更新控制电路以及行地址缓冲器，上述自更新控制电路输入用于任意指定自更新的周期的控制信号，根据输入的控制信号设定自更新地址的周期并输出被设定了周期的自循环信号，上述行地址缓冲器输入用上述自更新控制电路设定了的自循环信号，把上述自循环信号作为触发信号把地址输出到上述存储单元阵列。