| 摘要 |
本发明揭露了一种具有柱形区及深渠沟电容的垂直电晶体装置之高密度阵列、及制造此种阵列之方法。这些柱形区系作为电晶体通道，且系在上方与下方掺杂区之间形成该等柱形区。下方掺杂区是自行对准式，且系位于该等柱形区之下。该阵列具有若干行的位元线、及若干列的字线。可在不增加记忆单元尺寸，且可将最小面积保持在约为４F2的情形下，使所有记忆单元的该等下方掺杂区相互隔离。此种阵列适于十亿位元DRAM的应用，这是因为各深渠沟电容并未增加阵列的面积。该阵列可以有一开放位元线、一摺叠位元线、或一具有双字线的开放/摺叠架植，其中系在每一渠沟中每一柱形区的顶部上形成两个电晶体。可首先将离子植入各下方区。此外，亦可在形成各柱形区之后，在该等柱形区之下扩散这些下方区。在此种情形中，可控制下方区的扩散，以便形成与下层基底隔离的各浮接柱形区，或保持各柱形区与基底间之接触。 |
