| 发明名称 | 保险丝锁存电路 | ||
| 摘要 | 本发明涉及保险丝锁存电路,其中,借助于彼此时间错开的第1和第2控制信号(FINIT,FSET)从保险丝(10)可读出保险丝信息进入并可在其中存储。这时借助一个延迟部件仅由一个总信号可获得两个控制信号(FINIT,FSET)。 | ||
| 申请公布号 | CN1236967A | 申请公布日期 | 1999.12.01 |
| 申请号 | CN99107047.X | 申请日期 | 1999.05.26 |
| 申请人 | 西门子公司 | 发明人 | T·T·勒;H·施奈德 |
| 分类号 | H01H85/00;H01H85/30;H03K17/785 | 主分类号 | H01H85/00 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;王忠忠 |
| 主权项 | 1．保险丝锁存电路，其中，借助彼此时间错开的第1和第2控制信号，可以从保险丝(10)读出与保险丝(10)状态相应的信息，进入锁存电路(1)并在其内储存，其特征为，仅由一个总起始化信号借助延迟部件(14,15,17；12,13)除获得第1控制信号(FINIT)外，还获得第2控制信号(FSET)，并且保险丝(10)处在同一导电类型的两个MOS晶体管(9,5)的源-漏电路段之间。 | ||
| 地址 | 联邦德国慕尼黑 | ||