发明名称 半导体器件及其制作方法
摘要 半导体器件制造方法包括提供半导体衬底(1);形成第二半导体元件的第二栅电极(4);形成第二源/漏区(5);形成第二侧壁绝缘膜(6);形成第一栅电极(10);形成第一源/漏区(11)和形成第一侧壁绝缘膜(12)。半导体衬底(1)具有第一和第二半导体元件形成区(S,S)。在第一半导体元件形成区(S)被掩蔽的状态下,在第二半导体元件形成区(S)形成第二半导体元件的第二栅电极(4)和形成第二半导体元件的第二源/漏区(5)。
申请公布号 CN1236989A 申请公布日期 1999.12.01
申请号 CN99107553.6 申请日期 1999.05.25
申请人 日本电气株式会社 发明人 笠井直记
分类号 H01L21/82;H01L21/8242;H01L21/336;H01L27/04;H01L29/78 主分类号 H01L21/82
代理机构 中科专利商标代理有限责任公司 代理人 朱进桂
主权项 1.一种制作一个半导体器件的方法,其特征在于包括:(a)提供一个具有第一和第二半导体元件形成区(S,S)的半导体衬底(1);(b)在所述第一半导体元件形成区(S)被掩蔽的状态下,在所述第二半导体元件形成区(S)形成一个第二半导体元件的一个第二栅电极(4);(c)在所述第一半导体元件形成区(S)被掩蔽的状态下,在所述第二半导体元件形成区(S)形成所述第二半导体元件的一个第二源/漏区(5);(d)在所述第一半导体元件形成区(S)被掩蔽的状态下,在所述第二二栅电极(4)的侧面部分上形成第二侧壁绝缘膜(6);(e)在所述第二半导体元件形成区(S)被掩蔽的状态下,在所述第一半导体元件形成区(S)形成一个第一半导体元件的一个第一栅电极(10);(f)在所述第二半导体元件形成区(S)被掩蔽的状态下,在所述第一半导体元件形成区(S)形成所述第一半导体元件的一个第一源/漏区(11);(g)在所述第一栅电极(10)的侧面部分上形成第一侧壁绝缘膜(12)。
地址 日本东京都