| 摘要 |
本发明公开了一种用于进行误码校错用卷积码的维特比译码的运算装置,其包括存储器,鼓式移位器,移位寄存器及数据变换器。其中以数据变换器的输出信号数据作为鼓式移位器的移位比特数,将从所述存储器读取的数据按照由所述数据变换器的输出信号数据所指定的移位比特数,由鼓式移位器进行移位,并将鼓式移位器的输出信号数据输入到移位寄存器,从而高速度地进行维特比译码。 |
| 主权项 |
1．一种运算装置，其特征在于，包括：两个数据存储器(51,52)，其中每个存储器具有被同一指示器(68)指定的地址；算术逻辑运算器(60)；加法器(31)，用于与所述算术逻辑运算器并行地进行加法运算；多个存储器(62至65)，用于在所述算术逻辑运算器和所述加法器同时执行时成对使用，其中，从所述两个数据存储器(51,52)中分别读取由所述同一个指示器(68)指定的地址中的内容，并输入到所述算术逻辑运算器和所述加法器的各自的一个输入端，将成对的存储器(62,65；63,64)的内容输入所述算术逻辑运算器和所述加法器的各自的另一输入端，由所述算术逻辑运算器和所述加法器执行加法运算，并且其运算结果再一次存储到成对的所述存储器(62,65；63,64)。 |
