| 摘要 |
<p>전류 가산형의 D/A 변환 회로를 사용하여 양의 전압을 다단계로 출력시키고, 디지털 입력의 비트수가 증가하여도 저항 회로망의 패턴 면적이 차지하는 비율의 증대를 억제할 수 있는 내부 전압 발생 회로를 제공한다. 전압 발생 회로의 출력 노드에 일단측이 접속된 부하 저항 소자와, 부하 저하 소자의 타단측의 제1 노드에 접속되고, 디지털 데이터에 따라서 등가 저항이 제어됨으로써 부하 저항 소자측에서의 입력 전류의 크기를 제어하는 제1 전압 설정 회로와, 제1 노드에 접속되고, 부하 저항 소자측에서 소정의 전류가 흐르는 제2 전압 설정 회로와, 제1 노드의 전위와 소정의 기준 전위를 비교하여 제1 노드의 전위를 검출하는 전위 비교 회로와, 이 회로의 출력에 의해 실질적으로 전압 발생 회로를 제어함으로써 제1 노드의 전위가 기준 전위와 동일해지도록 설정하는 제어 회로를 구비한다.</p> |
