| 发明名称 | 万门级互补场效应晶体管集成电路的制造方法 | ||
| 摘要 | 本万门级互补场效应晶体管集成电路的制造方法包括下列步骤：依据集成电路逻辑功能，确定晶体管的长宽比值；选择时序元件，建立内部基本单版图库及I／O单元库；进行逻辑模拟、布局、布线；预埋多个延迟元件；工艺加工和测试分析；以及用预埋延迟元件，调整时序。本方法使库的负载能和性能良好，版图面积得到优化。由于预埋了延迟元件，即使工艺流程结束后发现了局部时序出错，也只需修改少数掩膜版和工序，就可完成电路制造，因而降低了制造成本。 | ||
| 申请公布号 | CN1046822C | 申请公布日期 | 1999.11.24 |
| 申请号 | CN96109872.4 | 申请日期 | 1996.09.25 |
| 申请人 | 中国科学院微电子中心 | 发明人 | 黄令仪;陈晓东;朱亚江 |
| 分类号 | H01L21/70;H01L21/8238 | 主分类号 | H01L21/70 |
| 代理机构 | 北京申翔知识产权服务公司专利代理部 | 代理人 | 颜涛 |
| 主权项 | 1、一种万门级互补场效应晶体管集成电路的制造方法包括下列步骤：依据集成电路逻辑功能，确定晶体管的长宽比值；选择时序元件，建立内部基本单版图库及I/O单元库；进行逻辑模以、布局、布线和逻辑后模拟；预埋多个延迟元件；生成PG带、工艺加工和测试分析；以及用预埋延迟元件，调整时序。 | ||
| 地址 | 100029北京市德胜门外祁家豁子 | ||