| 主权项 |
1.一种有线电缆数据机之测试装置,其主要构造系 包括有: 一中央处理单元,用以控制该测试装置内各测试单 元之启动者; 一CPU-DRAM测试单元,连接该中央处理单元,而可针对 一中央处理器及动态随机存取记忆体作功能测试; 一RS232介面测试单元,连接该中央处理单元,而可对 一RS232介面作功能测试; 乙SH记忆体测试单元,连接该中央处理单元,而可对 一快闪记忆体作功能测试; 一SPI测试单元,连接该中央处理单元,而可对一串 行周边介面作功能测试; 一SRAM记忆体测试单元,连接该中央处理单元,而可 对一静态随机存取记忆体作功能测试;及 一MAC介面测试单元,连接该中央处理单元,而可对 一媒体存取控制介面作功能测试。2.如申请专利 范围第1项所述之测试装置,其中该中央处理单元 系包括有一功能控制单元、一流程控制单元、及 一自我测试控制单元。3.如申请专利范围第1项所 述之测试装置,尚包括有一可连接于该中央处理单 元之列印单元,该列印单元可连接一可将测试结果 列印显像之列印装置。4.如申请专利范围第3项所 述之测试装置,其中该列印装置系为一显示器。5. 如申请专利范围第3项所述之测试装置,其中该中 央处理单元尚可包括有一应用程式单元。6.如申 请专利范围第1项所述之测试装置,尚包括有一乙 太网路介面测试,连接于该中央处理单元,而可测 试与一乙太网路之连接线路功能者。7.如申请专 利范围第1项所述之测试装置,其中该CPU-DRAM测试单 元亦可为是一CPU-LED-DRAM测试单元,而可对一中央处 理器、功能显示器、及动态随机存取记忆体作功 能测试。8.如申请专利范围第1项所述之测试装置, 其中该CPU-DRAM测试单元亦可为是一CPU-EPROM-LED-DRAM 测试单元,而可对一中央处理器、可抹除式可编程 唯读记忆体、功能显示器、及动态随机存取记忆 体作功能测试。9.如申请专利范围第1项所述之测 试装置,其中该SPI测试单元亦可为是一SPI-QAM-QPSK测 试单元,而可对一串行周边介面、正交振幅调变介 面、及正交相立变换调变介面功能测试。10.如申 请专利范围第1项所述之测试装置,其中该中央处 理单元亦可为是一可连接于一电脑系统之滙流排 介面。11.如申请专利范围第1项所述之测试装置, 其中该有线电缆数据机亦可为是一般之网路数据 机。12.如申请专利范围第1项所述之测试装置,其 中该测试装置系可直接固设于一数据机之内部记 忆体中。13.如申请专利范围第1项所述之测试装置 ,其中该内部记忆体系为一可抹除式可编程唯读记 忆EPROM。14.如申请专利范围第1项所述之测试装置, 其中该测试装置系可直接固设于一数据机之内部 积体电路中。图式简单说明: 第一图:系为本创作测试装置之主要架构示意图。 第二图:系如第一图所示中央处理单元之架构示意 图。 第三图:系本创作测试时之动作流程图。 第四图:系本创作之另一实施例主要架构示意图。 |
