发明名称 RISC PROCESSOR WITH A DEBUG INTERFACE UNIT
摘要 <p>Zu Debugzwecken werden die zwischen dem Sequenz-Controller und dem Instruction-Decoder auf einem Bussystem ausgetauschten Daten zusätzlich zwischengespeichert und über eine freie Busleitung an eine Schnittstelleneinheit weitergeleitet. In der Schnittstelleneinheit werden die an ihren Eingängen anliegenden Daten an definierte Ausgänge der Schnittstelleneinheit weitergeleitet.</p>
申请公布号 WO1999057638(A1) 申请公布日期 1999.11.11
申请号 DE1999001252 申请日期 1999.04.28
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址