发明名称 衬底触发式静电放电保护的半导体器件及其方法
摘要 半导体器件有具有第一导电类型的衬底。衬底有一个也具有第一导电类型的顶部衬底区。第一掺杂区,第二掺杂区和第三掺杂区位于顶部衬底区上,其中第一和第二掺杂区具有与第一导电类型相反的第二导电类型,而第三掺杂区具有第一导电类型,并且其中第三掺杂区位于第一和第二掺杂区之间。掺杂势阱区也在顶部衬底区,具有第二导电类型,具有第三掺杂区和至少第三掺杂区的一部分位于其中。这里也提供了形成这种器件的方法。
申请公布号 CN1234612A 申请公布日期 1999.11.10
申请号 CN99105292.7 申请日期 1999.04.30
申请人 摩托罗拉公司 发明人 杰里米·C·史密斯
分类号 H01L29/36;H01L27/04;H01L23/60;H01L23/62 主分类号 H01L29/36
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 付建军
主权项 1、一种半导体器件,其特征在于包括:覆盖衬底(65)的第一顶部衬底区(80),第一顶部衬底区(80)具有第一导电类型;覆盖衬底(65)的第二顶部衬底区(70),第二顶部衬底区(70)具有与第一导电类型相反的第二导电类型;其中第一和第二顶部衬底区(70和80)互相邻接:在第一顶部衬底区(80)的第一掺杂区(87),第一掺杂区具有第一导电类型;第二掺杂区(86)具有第二导电类型,其中第二掺杂区(86)位于第一和第二顶部衬底区(70和80)的一部分之内;在第二顶部衬底区(70)的第三掺杂区(88),第三掺杂区(88)具有第一导电类型,和与第二顶部衬底区(70)相邻的功能部件(feature),其中:该功能部件具有第二导电类型和比第二顶部衬底区(70)高的掺杂浓度;以及该功能部件是衬底(65);或在第二顶部衬底区(70)的第四掺杂区(100)。
地址 美国伊利诺斯