发明名称 | 制造半导体器件的方法 | ||
摘要 | 一种制造半导体器件的方法包括在基片上形成被蚀刻的复合膜。包含氮原子的复合膜在其表面部分基本不包含氮原子。本方法还包括在复合膜上形成化学放大光刻胶,按照预定的图形曝光光刻胶,显影光刻胶以生成图形光刻胶,以及通过使用图形光刻胶作为掩膜蚀刻复合膜。按照该方法,可避免降低生产量,即使在长时间保存或当需要重构时,也可抑制在光刻胶的曝光中产生的酸质子的减活化现象。 | ||
申请公布号 | CN1234602A | 申请公布日期 | 1999.11.10 |
申请号 | CN99106103.9 | 申请日期 | 1999.04.26 |
申请人 | 日本电气株式会社 | 发明人 | 市川俊彦;小川博 |
分类号 | H01L21/027 | 主分类号 | H01L21/027 |
代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 姜丽楼 |
主权项 | 1、一种制造半导体器件的方法,其特征在于,它包括:提供一基片;在所述基片上形成被蚀刻的并包含氮原子的复合膜,其中在所述复合膜的上表面附近的氮原子的复合率明显小于在所述复合膜的其它部分的氮原子的复合率;在所述复合膜上形成化学放大光刻胶;按照预定的图形选择曝光所述化学放大光刻胶;使所述曝光的化学放大光刻胶显影并生成图形;以及通过使用所述化学放大光刻胶作为掩膜至少蚀刻所述复合膜。 | ||
地址 | 日本东京都 |