| 主权项 |
1.一种具有不同闸极介电层厚度之双电压CMOS装置的半导体制造方法,其包括:提供一基底,该基底上形成有一场氧化物;形成一介电层于该场氧化物第一侧之该基底上方;形成一第一导电层于该介电层上;形成一氮化层于该第一导电层上;形成一氧化层于该第一导电层之侧边、所暴露之该场氧化物及该场氧化物第二侧之该基底上;形成一第二导电层于该基底上方;去除该场氧化物上及第一侧之第二导电层,藉此形成一沟槽于该场氧化物上;去除该氮化层;蚀刻部分该介电层、该氧化层、该第一导电层及该第二导电层,以分别形成一闸极介电层、一闸极氧化层、一第一闸极层及一第二闸极层;以及分别于该第一闸极层及该第二闸极层两侧之该基底上形成第一汲极/第一源极及第二汲极/第二源极。2.如申请专利范围第1项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该氧化层是以扩散法所形成,且只会形成于该第一导电层之侧边、所暴露之该场氧化物及该场氧化物第二侧之该基底上,亦即不会形成于该氮化层上。3.如申请专利范围第1项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该介电层为氧化层。4.如申请专利范围第1项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该第一导电层为第一复晶矽层。5.如申请专利范围第1项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该第二导电层为第二复晶矽层。6.如申请专利范围第1项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该氮化层为氮化矽层。7.如申请专利范围第1项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该第一侧为左侧。8.如申请专利范围第7项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该第二侧为右侧。9.一种具有不同闸极介电层厚度之双电压CMOS装置的半导体制造方法,其包括:提供一基底,该基底上形成有一场氧化物;形成一介电层于该场氧化物第一侧之该基底上方;形成一第一导电层于该介电层上;形成一氮化层于该第一导电层上;以扩散法,只形成一氧化层于该第一导电层侧边、所暴露之该场氧化物及该场氧化物第二侧之该基底上,亦即不会形成于该氮化层上;形成一第二导电层于该基底上方;去除该场氧化物上及第一侧上之第二导电层,藉此形成一沟槽于该场氧化物上;去除该氮化层;蚀刻部分该介电层、该氧化层、该第一导电层及该第二导电层实施蚀刻,以分别形成一闸极介电层、一闸极氧化层、一第一闸极层及一第二闸极层;以及分别于该第一闸极层及该第二闸极层两侧之该基底上形成第一汲极/第一源极及第二汲极/第二源极。10.如申请专利范围第9项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该介电层为氧化层。11.如申请专利范围第9项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该第一导电层为第一复晶矽层。12.如申请专利范围第9项之具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该第二导电层为第二复晶矽层。13.如申请专利范围第9项之一种具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该第一侧为左侧。14.如申请专利范围第13项之一种具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该第二侧为右侧。15.如申请专利范围第9项之一种具有不同闸极氧化层厚度之双电压CMOS装置的半导体制造方法,其中该氮化层为氮化矽层。图式简单说明:第一图A-第一图F系显示出依据昔知技术之具有不同闸极介电层厚度之双电压CMOS装置之半导体制造方法的剖面图;以及第二图A-第二图H系显示出依据本发明实施例之具有不同闸极介电层厚度之双电压CMOS装置之半导体制造方法的剖面图。 |
