| 主权项 |
1.一种针对输入时脉信号作N倍频处理,并使得输出时脉信号具有均分比(duty cycle)50%特性的电路,包含:一个边缘侦测器,接受频率为fin的输入时脉信号,并在输入信号变化的每个周期内,产生出一个均分比(duty cycle)远小于50%的单击信号;一组(N-1)个第一级均分比(duty cycle)控制电路(N为整数且大于等于2),共同接受边缘侦测器输出的单击信号,并分别调整其输出信号的均分比(duty cycle)至1/N,2/N,...N-1/N等;一个上升缘以及下降缘侦测器,接受均分比(dutycycle)1/N的输出信号,并藉以输出频率为2fin的新单击信号;一组(N-2)个下降缘侦测器(N>2),分别接受均分比(dutycycle)2/N至N-1/N的输出信号,并藉以输出频率为fin的新单击信号;一个或闸,接受所有的上述新单击信号,并结合成一个频率为Nfin且均分比(duty cycle)远小于50%的单击式信号;以及第二级均分比(duty cycle)50%调整控电路,接受或闸输出的单击信号,并调整其均分比(duty cycle)到50%。2.一种针对均分比(duty cycle)50%输入时脉信号作2N倍频处理,并使得输出时脉信号具有均分比(duty cycle)50%特性的电路,包含:第一个上升缘及下降缘侦测器,接受频率为fin且均分比(duty cycle)50%的输入时脉信号,并在输入信号变化的每个周期内,产生出一个频率为2fin且均分比(duty cycle)远小于50%的单击信号;一组(N-1)个第一级均分比(duty cycle)控制电路(N大于等于2之整数),共同接受上升缘及下降缘侦测器输出的单击信号,并分别调整其输出信号的均分比(duty cycle)至1/N,2/N,...,N-1/N等;第二个上升缘及下降缘侦测器,接受均分比(dutycycle)1/N的输出信号,并藉以输出频率为4fin的新单击信号;一组(N-2)个下降缘侦测器(N大于2),分别接受均分比(duty cycle)2/N至N-1/N的输出信号,并藉以输出频率为2fin的新单击信号;一个或闸,接受所有上述的新单击信号,并结合成一个频率为2Nfin且均分比(duty cycle)远小于50%的单击信号;以及第二级均分比(duty cycle)50%调整控制电路,接受或闸输出单击信号,并调整其均分比(duty cycle)到50%。3.一种产生50%均分比(duty cycle)时脉信号的电路,包含:一个石英(crystal)振荡电路,产生两个相同频率但互为反相的时脉信号;一个差分放大器,接受石英振荡器所产生互为反相的时脉信号为其两个输入;以及经上述差分放大器作用后的时脉信号,具有石英振荡器的频率且均分比(duty cycle)为50%。4.一种针对输入时脉信号作N倍频处理,并产生输出时脉信号具有均分比(duty cycle)50%特性的方法,包含以下的步骤:a.针对输入时脉信号的每个周期变化作上升缘或下降缘侦测,并产生均分比(duty cycle)远小于50%且频率与输入信号相同的单击信号;b.将侦测器输出的单击信号送到(N-1)个均分比(dutycycle)控制电路(N大于等于2),并分别调整其相对应的输出信号之均分比(duty cycle)到1/N,2/N,...N-1/N等;c.针对均分比(duty cycle)1/N的输出信号同时作上升缘及下降缘侦测,并送出为输入信号频率两倍的新单击信号;d.如果N大于2,针对均分比(duty cycle)2/N到N-1/N的输出信号,分别作下降缘侦测,并送出与输入信号频率相同的新单击信号;e.结合所有新的单击信号(频率为N倍输入信号频率);以及f.针对上述结合后的信号,作均分比(duty cycle)50%的调整。5.一种针对均分比(duty cycle)50%输入的时脉信号作2N倍频处理,并产生输出时脉信号具均分比(duty cycle)50%特性的方法,包含以下步骤:a.针对输入时脉信号的每个周期变作上升缘及下降缘侦测,并产生均分比(duty cycle)远小于50%且频率为输入信号两倍的单击信号;b.将侦测器输出的单击信号送到(N-1)个均分比(dutycycle)控制电路(N≧2),并分别调整其相对应的输出信号之均分比(duty cycle)到1/N,2/N,...,N-1/N等;c.针对均分比(duty cycle)1/N的输出信号同时作上升缘及下降缘侦测,并送出为输入信号频率4倍的新单击信号;d.如果N>2,针对均分比(duty cycle)2/N到N-1/N的输出信号,分别作下降缘侦测,并送出频率为输入时脉信号2倍的新单击信号;e.结合所有新的单击信号(频率为2N倍输入信号频率);以及f.针对上述结合后的信号,作均分比(duty cycle)50%的调整。6.一种产生50%均分比(duty cycle)时脉信号的方法,包含以下步骤:a.从单一的频率产生电路中,产生两个互为反相的信号;以及b.针对两个反相信号作差分式放大处理,藉以获致均分比(duty cycle)50%的最终输出时脉信号。图式简单说明:第一图是为使用PLL作两倍频应用的第一个先前技艺。第二图是为使用PLL作两倍频应用的第二个先前技艺。第三图是为使用互斥闸作两倍频应用的第三个先前技艺。第四图是为依本发明倍频电路的第一个实施例。第五图是为不需边缘侦测器的均分比(duty cycle)控制电路实施例。第六图A是为依本发明两倍频方法的图示方块图。第六图B是为两倍频电路的波形变化。第七图A是为依本发明三倍频方法的图示方块图。第七图B是为三倍频电路的波形变化。第八图是为依本发明倍频电路的第二个实施例。第九图是为依本发明倍频电路的另一个实施例。第十图是为使用20MHz输入信号经倍频处理,得到40MHz且均分比(duty cycle)50%的输出信号之模拟结果。 |
