| 主权项 |
1.一种视频解码电路,用以对压缩之视频资料解码,并输出可显示之像素资料,该视频解码电路包含:一可变长度解码电路,用以接收压缩之视频资料,及用以输出运行位准对码;一运转位准解码电路,包含:一缓冲记忆器,用以接收及储存由可变长度解码电路所输出之运转位准对码,及一运转位准解码装置,用以变换缓冲记忆器中所储存之运转位准对码为变换域误差系数;及一反变换电路,用以接收来自运转位准解码装置之变换域误差系数,并用以执行一反变探,以产生显示域误差系数。2.如申请专利范围第1项所述之视频解码电路,其中,该反变换电路执行反离散余弦变换,以变换频域误差系数为空间域误差系数。3.一种视频解码电路,用以对压缩之视频资料解码,并输出可显示之像素资料,该视频解码电路包含:一可变长度解码电路,用以接收压缩之视频资料,及用以输出运行位准对码;一运转位准解码电路,包含:一缓冲记忆器,用以接收及储存由可变长度解码电路所输出之运转位准对码,一运转计数器,用以接嬖来自缓冲记忆器之运转位准对码之一运转数RN,并用以增加一计数RN时间,及用以在每次计数增加时,发送一运转计数输出信号,及一选择器,用以接收运转计数输出信号,并在每次接收运转计数输出信号时,输出一零。4.如申请专利范围第3项所述之视频解码电路,其中,该运转位准解码电路另包含一位准记发器,用以接收运转位准对码之位准数LN,及用以暂时储存该位准数LN。5.如申请专利范围第4项所述之视频解码电路,其中,在运转计数器已增量RN次后,该位准数LN由位准记发器发送至选择器。6.一种视频解码方法,用以对压缩之视频资料解码,并输出可显示之像素资料,该视频解码方法包括以下步骤:接收压缩之视频资料;对压缩之视频资料解码,以产生运转位准对码;储存运转位准对码于一缓冲记忆器中;变换缓冲记忆器中之运转位准对码为变换域误差系数之数元串;及对变换域误差系数之数元串执行反变换,以产生显示域误差系数。图式简单说明:第一图为先行技艺之MPEG2视频译码器之简单方块图。第二图为普通MPEG视频解码电路之简单方块图。第三图显示二交错场之一视频框。第四图为一解码晶片之简单图。第五图为本发明之MPEG视频解码器之第一实施例之简单方块图。第六图为本发明之MPEG视频解码器之第二实施例之简单方块图。第七图为流程图,显示本发明之视频资料解码操作。第八图为方块图,显示RL电路。 |
