| 主权项 |
1.一种MOS电晶体的制造方法,包括下列步骤:(a)提供一含有第1型离子之矽基底,其形成有用以区隔主动区域的浅沟槽隔离元件;(b)在上述矽基底上方形成一遮蔽层,该遮蔽层具有露出上述主动区域之沟槽;(c)经由上述沟槽施以第1型离子植入步骤,用以在上述沟槽下方之矽基底内形成一防短通道效应掺杂区;(d)在上述沟槽内形成一导电层,使该导电层之上表面与该遮蔽层表面略为等高;(e)在上述导电层上方形成一保护层;(f)去除上述遮蔽层,而将露出侧壁的导电层当作闸极;(g)在上述闸极之两侧的矽基底形成掺入第2型离子之源极/汲极。2.如申请专利范围第1项所述之MOS电晶体的制造方法,其中该第1型离子为p型离子,且第2型离子为n型离子。3.如申请专利范围第2项所述之MOS电晶体的制造方法,其中步骤(c)之p型离子系铟(indium)离子。4.如申请专利范围第2项所述之MOS电晶体的制造方法,其中该n型离子系砷离子或磷离子。5.如申请专利范围第1项所述之MOS电晶体的制造方法,其中该遮蔽层系一氮化矽层。6.如申请专利范围第5项所述之MOS电晶体的制造方法,其中形成上述氮化矽层之前更包括形成一垫氧化层。7.如申请专利范围第1项所述之MOS电晶体的制造方法,其中该防短通道效应掺杂区的浓度分布为,矽基底表面至第1深度点之浓度逐渐变大,且第1深度点至第2深度点之浓度逐渐变小,其中该第1深度点垂直距离该矽基底表面较该第2深度点近。8.如申请专利范围第1项所述之MOS电晶体的制造方法,其中步骤(g)之后,更包括在该源极/汲极上方形成一用以降低阻値之金属矽化合物层。9.如申请专利范围第8项所述之MOS电晶体的制造方法,其中该金属矽化合物层系一矽化钛层。10.如申请专利范围第1项所述之MOS电晶体的制造方法,其中步骤(e)该导电层系利用化学气相沈积法所形成之掺杂复晶矽层。11.如申请专利范围第1项所述之MOS电晶体的制造方法,其中该导电层系一钨金属层或钨合金层。12.如申请专利范围第11项所述之MOS电晶体的制造方法,其中步骤(e)该保护层系在含氧之环境下所形成之钨氧化层,或利用沈积法所形成的氮化钛层。13.如申请专利范围第11项所述之MOS电晶体的制造方法,其中形成该钨金属层或钨金属层之前更包括在上述沟槽之侧壁以及底面形成一钛/氮化钛所构成之阻障层,用以阻绝该钨金属与矽基底接触。14.一种MOS电晶体的制造方法,包括下列步骤:(a)提供一含有第1型离子之矽基底,其形成有用以区隔主动区域的浅沟槽隔离元件;(b)在上述矽基底上方形成一氮化矽层,该氮化矽层具有露出上述主动区域之沟槽;(c)经由上述沟槽施以第1型离子植入步骤,用以在上述沟槽下方之矽基底内形成一防短通道效应掺杂区;(d)在上述沟槽之侧壁与底面形成一钛/氮化钛阻障层;(e)在上述已形成钛/氮化钛阻障层之沟槽内形成一钨金属层;(f)在上述钨金属层上方形成一保护层;(g)去除上述氮化矽层,而留下侧壁与底面具有钛/氮化钛阻障层之钨金属层,以当作闸极;(h)施以离子植入步骤,用以在上述闸极两侧之矽基底上形成一第2型离子浅掺杂区;(i)在上述闸极侧壁形成侧壁绝缘物;以及(j)施以离子植入步骤,用以在上述侧壁绝缘物两侧之矽基底上形成第2型离子浓掺杂区,以当作源极/汲极。15.如申请专利范围第14项所述之MOS电晶体的制造方法,其中该第1型离子为p型离子,且第2型离子为n型离子。16.如申请专利范围第15项所述之MOS电晶体的制造方法,其中步骤(c)之p型离子为铟(indium)离子。17.如申请专利范围第15项所述之MOS电晶体的制造方法,其中该防短通道效应掺杂区的浓度分布为,矽基底表面至第1深度点之浓度逐渐变大,且第1深度点至第2深度点之浓度逐渐变小,其中该第1深度点垂直距离该矽基底表面较该第2深度点近。18.如申请专利范围第14项所述之MOS电晶体的制造方法,其中步骤(f)该保护层系在含氧之环境下所形成之钨氧化层,或利用沈积法所形成的氮化钛层。19.如申请专利范围第15项所述之MOS电晶体的制造方法,其中该n型离子系砷离子或磷离子。20.如申请专利范围第14项所述之MOS电晶体的制造方法,其中步骤(i)之后,更包括在该源极/汲极上方形成一用以降低阻値之金属矽化合物层。21.如申请专利范围第20所述之MOS电晶体的制造方法,其中该金属矽化合物层系一矽化钛层。22.一种MOS电晶体,包括:一矽基底,其具有浅沟槽隔离元件以区分主动区域;一闸极,位于上述主动区域之矽基底上方;一防短通道效应掺离区域,其位于该闸极下方之矽基底内,而由第1型离子所构成;源极/汲极区域,位于上述闸极之两侧之矽基底表面,而由第2型离子所构成。23.如申请专利范围第22项所述之MOS电晶体,其中该闸极系由掺杂复晶矽层所构成。24.如申请专利范围第22项所述之MOS电晶体,其中该闸极系一金属层。25.如申请专利范围第24项所述之MOS电晶体,其中该金属层之侧壁与底面更包括一阻障层。26.如申请专利范围第25项所述之MOS电晶体,其中该金属层系一钨金属层或钨合金层,且该阻障层系一钛/氮化钛薄层。图式简单说明:第一图为根据习知技术之一所形成的MOS电晶体剖面示意图。第二图A至第二图H为根据本发明较佳实施例,形成MOS电晶体之流程剖面示意图。 |
