| 摘要 |
<P>La présente invention concerne un dispositif de lecture cohérent d'un codeur absolu ou d'un dispositif de mesure délivrant, sur une pluralité de sorties parallèles (S0, S1,... Sn) de type transistors (Tn) ou autre, autant de signaux binaires (D0, D1, Dn) mis en forme par une interface (2), caractérisé par le fait qu'il comprend une pluralité de filtres (F0 à Fn) recevant chacun un bit de sortie de l'interface (2) et délivrant des signaux à un circuit mémoire (32) dont les sorties (Q0 à Qn) forment un mot binaire représentatif de la position et des moyens (O0 à On, 31) pour valider le circuit mémoire (32), si chaque bit est identique en entrée et en sortie de filtre.</P> |
