发明名称 电子数据处理电路
摘要 本发明涉及了一个带有运行模块(1,101)例如一个微处理器,带有至少一个数据存储器(2,3,4,5,102,103,104,105)并且带有一个在数据存储器(2,3,4,5,102,103,104,105)和运行模块(1,101)之间扩展的数据总线(106)的电子数据处理电路。对于这类的电子数据处理电路存储器通常包含有可能不应该被操作的信息。因此对于电子数据处理电路采取安全性的措施是必要的。本发明的任务是,提供一个这种电子数据处理电路,该电路对于不希望的改变给出了一个改进的保护。这个任务是依照本发明通过一个电子数据处理电路来解决的,在这个电路中在数据存储器(2,3,4,5,102,103,104,105)和数据总线之间的区域或在运行模块(1,101)和数据总线之间的区域里设计了至少一个编码模块(20,21,22,35,107),在这里编码模块(20,21,22,35,107)构造成,对在运行模块(1,101)和数据总线之间或在数据存储器(2,3,4,5,102,103,104,105)和数据总线(106)之间的数据通信进行编码或解码。
申请公布号 CN1233333A 申请公布日期 1999.10.27
申请号 CN97198843.9 申请日期 1997.09.15
申请人 西门子公司 发明人 S·普法布
分类号 G06F12/14 主分类号 G06F12/14
代理机构 中国专利代理(香港)有限公司 代理人 马铁良;王忠忠
主权项 1.带有一个运行模块例如微处理器,带有至少一个数据存储器和带有在运行模块和数据存储器之间扩展的数据总线的电子数据处理电路,其特征是,在数据存储器(2,3,4,5,102,103,104,105)和数据总线(106)之间的区域和/或在运行模块(1,101)和数据总线(106)之间的区域里设计了至少一个编码模块(20,21,22,35,107),其中编码模块(20,21,22,35,107)构造成,对在运行模块(1,101)和数据总线(106)之间或在数据存储器(2,3,4,5,102,103,104,105)和数据总线(106)之间的数据通信进行编码和/或解码。
地址 联邦德国慕尼黑