发明名称 Process for forming fine wiring
摘要 <p>본 발명은 미세배선을 형성하기 위한 단계를 포함하는 반도체 디바이스 제조 방법에 있어서, 배선을 위한 주재료로 되는 구리와 같은 금속이 실리콘 산화막에 확산되는 것을 방지하기 위해 탄탈과 같은 배리어 메탈의 막을 균일하고 확실하게 형성하기 위한 방법을 제공하는 것이다. 배리어 메탈의 산화물은 CVD법과 같은 방법에 의해 비아 홀(via hole)에 형성된 기판상에 적층된다. 양질의 배리어 메탈은 수소 이온이 존재하는 용액에 부의 전위를 산화물에 가하여 산화물을 환원시키므로서 형성된다. 또한, 연속하여 매설 배선은 도금 방법 등에 의해 주금속을 매설하고 불필요한 부분을 제거하기 위해 연마하므로서 형성된다.</p>
申请公布号 KR19990078034(A) 申请公布日期 1999.10.25
申请号 KR19990009199 申请日期 1999.03.18
申请人 null, null 发明人 요코야마다카시;기시모토고지
分类号 H01L21/3205;C23C18/31;H01L21/288;H01L21/768 主分类号 H01L21/3205
代理机构 代理人
主权项
地址