| 摘要 |
<p>위상 검출/조합 회로는 외부 인터페이스 회로를 통해 외측으로부터의 수신 시리얼 데이터 입력의 위상, 클럭 주파수 분할/보정 회로로부터의 수신 데이터 시프트 클럭 출력의 위상과, 지연 회로의 수단에 의해 수신 데이터 시프트 클럭의 1/4 주기 사이클만큼 수신 데이터 시프트 클럭을 지연시켜 얻어진 위상 조합 클럭의 위상을 조합한다. 위상 검출/조합 회로에서 위상 조합에 의해, 데이터 전송 회로에서 수신 에러를 발생시킬 수 있는 위상차가 검출되는 경우에, 클럭 단축 타이밍 신호 또는 클럭 연장 타이밍 신호를 출력한다. 수신 클럭 주파수 분할/보정 회로는 클럭 단축 타이밍 신호 또는 클럭 연장 타이밍 신호가 입력될 때 상기 수신 데이터 시프트 클럭을 각각 단축 또는 연장 보정한다. 이러한 효과에 의해, 데이터 전송 회로에서 수신 동작은 항상 정상적으로 실행된다.</p> |
