发明名称 ARRANGING/WIRING METHOD OF SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE ARRANGING/WIRING APPARATUS CAPABLE OF PREVENTING ERRONEOUS OPERATION OF ACTUAL DEVICE WHILE REDUCING CHIP SIZE
摘要 <p>반도체 칩 상에 반도체 소자를 구성하는데 사용되는 코어의 배치/배선 방법은 제공 단계, 코어 배선을 배치하는 단계, 제1 수행 단계, 코어를 배치하는 단계, 만드는 단계 및 제2 수행 단계를 포함한다. 제공 단계는 코어를 제공하는 단계를 포함한다. 코어 배선 배치 단계는 코어 배선을 코어 상에 배치하는 단계를 포함한다. 제1 수행 단계는 코어 배선이 배치되어 있는 코어에 대해 코어 동작 검사를 수행하는 단계를 포함한다. 코어 배치 단계는 코어 동작 검사가 수행된 코어를 반도체 칩 상에 배치하여, 배치된 코어를 생성하는 단계를 포함한다. 만드는 단계는 코어의 코어 동작 검사가 수행될 때 상기 배치된 코어의 코어 배선의 제1 배선 캐패시턴스를 코어의 코어 배선의 제2 배선 캐패시턴스와 동일하게 만드는 단계를 포함한다. 제2 수행 단계는 제1 배선 캐패시턴스가 제2 배선 캐패시턴스와 동일한 조건에서 상기 배치된 코어가 배치되어 있는 반도체 칩에 대해 칩 동작 검사를 수행하는 단계를 포함한다.</p>
申请公布号 KR19990078042(A) 申请公布日期 1999.10.25
申请号 KR19990009285 申请日期 1999.03.18
申请人 null, null 发明人 다까나시다께시
分类号 H01L21/822;G06F17/50;H01L21/82;H01L27/04 主分类号 H01L21/822
代理机构 代理人
主权项
地址