发明名称 Destructive read type memory circuit restoring circuit for the same and sense amplifier
摘要 <p>각각의 메모리 블록(191, 192)에 대해 제공되는 리스토어 회로(24)는 레지스터와 이 레지스터의 출력과 현재 행 어드레스 중 하나를 선택하는 선택기를 구비하며, 선택기의 출력을 워드 디코더(26)에 제공한다. 현재 행 어드레스는 레지스터 중 하나에 유지된다. 감지 증폭기(15)에 의한 증폭이 시작되면, 비트 라인 BL1, /BL1 사이에 연결된 전달 게이트(10, 11) 및 감지 증폭기(15)는 턴-오프되어 감지 증폭기(15)의 부하를 낮추고, 증폭된 신호는 버퍼 메모리 셀 회로(18)에 저장되며, 메모리 셀(12)에 대한 리스토어를 생략한 채 액세스가 완료된다. 메모리 셀 블록(191)이 선택되지 않은 동안에는, 버퍼 메모리 셀 회로(181)에 유지된 데이터가 선택된 레지스터의 내용에 의해 번지지정된 메모리 셀 행에 저장된다. 감지 증폭기(15)는 PMOS, NMOS 감지 증폭기를 갖는다. PMOS 감지 증폭기는 한쌍의 교차결합된 PMOS 트랜지스터, 한쌍의 전달 게이트를 가지며 PMOS 감지 증폭기의 소스 전위는 Vii로 고정되고, 전달 게이트가 오프 상태일 때 직접 감지 모드에서 동작하고, 그 다음에는 전달 게이트의 턴-온에 의해 보통의 PMOS 감지 증폭기와 동일하게 동작한다. NMOS 감지 증폭기와 이와 마찬가지로 동작한다.</p>
申请公布号 KR19990078278(A) 申请公布日期 1999.10.25
申请号 KR19990010401 申请日期 1999.03.26
申请人 null, null 发明人 와카야마시게토시;고토코타로;사이토미요시;오가와준지
分类号 G11C7/06;G11C11/4091 主分类号 G11C7/06
代理机构 代理人
主权项
地址
您可能感兴趣的专利