| 摘要 |
<p>텐뎀 접속된 복수의 부스터 셀들을 갖는 부스터 회로에서, 상기 부스터 셀들의 각각이 전달 트랜지스터와 캐패시터를 가지며, 상기 전달 트랜지스터의 입력 단자, 드레인 및 게이트가 접속되고, 상기 전달 트랜지스터의 소스는 출력 단자이며, 상기 캐패시터의 제1 단자가 상기 전달 트랜지스터의 소스에 접속되고, 클럭 신호가 상기 캐패시터의 제2 단자에 공급되고, 상기 전달 트랜지스터가 반도체 기판 상에 형성된 제1 웰과, 상기 제1 웰 위에 형성된 제2 웰을 갖는 트리플-웰로 구성되며, 상기 반도체 기판이 기준 전압에 접속되고, 상기 제1 웰의 확산층, 상기 제2 웰의 제1 확산층, 상기 제2 웰의 제2 확산층, 상기 캐패시터의 상기 제1 단자, 및 상기 전달 트랜지스터의 게이트가 접속되고, 상기 제1 웰의 도전형이 상기 제1 웰의 상기 확산층의 도전형과 동일하며, 상기 제2 웰의 도전형이 상기 제2 웰의 상기 제1 확산층의 도전형과 동일하며, 상기 제2 웰의 도전형이 상기 제2 웰의 상기 제2 확산층의 도전형과는 다르다.</p> |
