| 主权项 |
1.一种积体电路中静电放电保护电路的结构,其输入端连接焊垫,输出端则连接至内部积体电路元件,其结构包括有:一P型井及一N型井在一半导体基板上,在该P型井及该N型井之两侧包括有区域隔离;一N型金氧半场效电晶体在该P型井区域,其中该N型金氧半场效电晶体的源极接地;一P型金氧半场效电晶体在该N型井区域,其中该P型金氧半场效电晶体的源极与电压源相连,其汲极与该N型金氧半场效电晶体的汲极在一保护节点相连,该保护节点并做为输入端和输出端;一汲极环在该N型金氧半场效电晶体之汲极的下侧方,该汲极环属于P型掺杂,且其掺杂浓度较该P型井的掺杂浓度高;一源极环在该N型金氧半场效电晶体之源极的下侧方,该源极环属于P型掺杂,且其掺杂浓度较该P型井的掺杂浓度低。2.如申请专利范围第1项之积体电路中静电放电保护电路的结构,其中所述N型金氧半场效电晶体包含一闸导电层、一闸氧化层、一汲极、一源极、和淡掺杂汲/源极。3.如申请专利范围第1项之积体电路中静电放电保护电路的结构,其中所述P型金氧半场效电晶体包含一闸导电层、一闸氧化层、一汲极、一源极、和淡掺杂汲/源极。4.如申请专利范围第1项之积体电路中静电放电保护电路的结构,其中所述区域隔离为浅渠沟隔离。5.如申请专利范围第1项之积体电路中静电放电保护电路的结构,其中所述区域隔离为场氧化矽层。6.如申请专利范围第1项之积体电路中静电放电保护电路的结构,其中所述输入端连接至一焊垫(Bonding Pad)。7.如申请专利范围第1项之积体电路中静电放电保护电路的结构,其中所述输出端连接至积体电路元件。8.一种积体电路中静电放电保护电路的制造方法,其步骤包含有:a.陆续形成P型井、N型井、区域隔离、N型金氧半场效电晶体和P型金氧半场效电晶体的闸氧化矽层、N型金氧半场效电晶体和P型金氧半场效电晶体的闸导电层在半导体基板上;b.利用微影与离子布植技术以形成N型金氧半场效电晶体的淡掺杂汲/源极;c.利用微影与离子布植技术以形成P型金氧半场效电晶体的淡掺杂汲/源极,以及位于N型金氧半场效电晶体汲极下侧方的汲极环;d.利用微影与离子布植技术以形成位于N型金氧半场效电晶体源极下侧方的源极环。9.如申请专利范围第8项之积体电路中静电放电保护电路的制造方法,在进行步骤d之后,更包含一形成侧壁子,再利用离子布植技术形成所述N型金氧半场效电晶体和P型金氧半场效电晶体之汲极和源极的步骤。10.如申请专利范围第8项之积体电路中静电放电保护电路的制造方法,其中b步骤所述离子布植系将N型半导体离子植入该半导体基板内。11.如申请专利范围第10项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系硫离子。12.如申请专利范围第10项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系砷离子。13.如申请专利范围第10项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系磷离子。14.如申请专利范围第10项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的能量介于10keV至80keV之间。15.如申请专利范围第10项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的植入浓度介于1E12离子/平方公分至5E14离子/平方公分之间。16.如申请专利范围第8项之积体电路中静电放电保护电路的制造方法,其中c步骤所述离子布植系将P型半导体离子植入该半导体基板内。17.如申请专利范围第16项之积体电路中静电放电保护电路的制造方法,其中所述P型半导体离子系硼离子或二氟化硼离子。18.如申请专利范围第16项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的能量介于10keV至80keV之间。19.如申请专利范围第16项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的植入浓度介于1E12离子/平方公分至5E14离子/平方公分之间。20.如申请专利范围第8项之积体电路中静电放电保护电路的制造方法,其中d步骤所述离子布植系将N型半导体离子植入该半导体基板内。21.如申请专利范围第20项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系硫离子。22.如申请专利范围第20项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系砷离子。23.如申请专利范围第20项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系磷离子。24.如申请专利范围第20项之积体电路中静电放电保护电路的制造方法,其中所述离子布値的能量介于10keV至80keV之间。25.如申请专利范围第20项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的植入浓度介于1E12离子/平方公分至5E14离子/平方公分之间。26.一种积体电路中静电放电保护电路的制造方法,其步骤包含有:a.陆续形成P型井、N型井、区域隔离、N型金氧半场效电晶体和P型金氧半场效电晶体的闸氧化矽层、N型金氧半场效电晶体和P型金氧半场效电晶体的闸导电层在半导体基板上;b.利用微影与离子布植技术以形成N型金氧半场效电晶体的淡掺杂汲/源极;c.利用微影与离子布植技术以形成P型金氧半场效电晶体的淡掺杂汲/源极,以及位于N型金氧半场效电晶体汲极下侧方的汲极环和源极下侧方的未完成源极环;d.利用微影与离子布植技术以形成位于N型金氧半场效电晶体源极下侧方的源极环,其中该离子布値的掺杂浓度必须大于步骤c所述离子布植之掺杂浓度。27.如申请专利范围第26项之积体电路中静电放电保护电路的制造方法,在进行步骤d之后,更包含一形成侧壁子,再利用离子布植技术形成所述N型金氧半场效电晶体和P型金氧半场效电晶体之汲极和源极的步骤。28.如申请专利范围第26项之积体电路中静电放电保护电路的制造方法,其中b步骤所述离子布植系将N型半导体离子植入该半导体基板内。29.如申请专利范围第28项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系硫离子。30.如申请专利范围第28项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系砷离子。31.如申请专利范围第28项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系磷离子。32.如申请专利范围第28项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的能量介于10keV至80keV之间。33.如申请专利范围第28项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的植入浓度介于1E12离子/平方公分至5E14离子/平方公分之间。34.如申请专利范围第26项之积体电路中静电放电保护电路的制造方法,其中c步骤所述离子布植系将P型半导体离子植入该半导体基板内。35.如申请专利范围第34项之积体电路中静电放电保护电路的制造方法,其中所述P型半导体离子系硼离子或二氟化硼离子。36.如申请专利范围第34项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的能量介于10keV至80keV之间。37.如申请专利范围第34项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的植入浓度介于1E12离子/平方公分至5E14离子/平方公分之间。38.如申请专利范围第26项之积体电路中静电放电保护电路的制造方法,其中d步骤所述离子布植系将N型半导体离子植入该半导体基板内。39.如申请专利范围第38项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系硫离子。40.如申请专利范围第38项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系砷离子。41.如申请专利范围第38项之积体电路中静电放电保护电路的制造方法,其中所述N型半导体离子系磷离子。42.如申请专利范围第38项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的能量介于10keV至80keV之间。43.如申请专利范围第38项之积体电路中静电放电保护电路的制造方法,其中所述离子布植的植入浓度介于1E12离子/平方公分至5E14离子/平方公分之间。图式简单说明:第一图是积体电路中静电放电保护电路的电路图。第二图是本发明静电放电保护电路及元件的剖面示意图。第三图是本发明第一实施例及第二实施例中,形成NMOS淡掺杂汲极的剖面示意图。第四图是本发明第一实施例中,形成PMOS的淡掺杂汲极以及位于NMOS汲极下侧方的汲极环之剖面示意图。第五图是本发明第一实施例中,形成位于NMOS源极下侧方的源极环之剖面示意图。第六图是本发明第二实施例中,形成PMOS的淡掺杂汲极以及位于NMOS汲极下侧方的汲极环和位于NMOS源极下侧方的未完成之源极环之剖面示意图。第七图是本发明第二实施例中,形成位于NMOS源极下侧方的源极环之剖面示意图。 |
