| 摘要 |
<p>Cette invention se rapporte à une interface E/S qui comprend des bascules (212), des horloges (208 et 210) et des circuits de conditionnement (206) mis en oeuvre selon une implantation physique personnalisée, afin de produire une interface fiable et souple avec des bus haute fréquence faisant tourner plusieurs protocoles et plusieurs spécifications de signaux. Trois arborescences d'horloges sont utilisées pour synchroniser la mise en mémoire tampon et le conditionnement des signaux d'entrée/sortie avant l'émission de ces signaux à destination d'une plage de connexion (110) ou d'un noyau (120). Ces arborescences d'horloges sont mises en oeuvre par l'intermédiaire d'implantations personnalisées, pour permettre un contrôle étroit des paramètres des impulsions d'horloge/d'activation (par exemple l'obliquité, le rapport cyclique, les temps de montée/descente). Deux de ces arborescences d'horloge (208 et 210) sont locales par rapport à l'interface E/S et déclenchent plusieurs bascules de sortie configurées à la volée pour mettre en mémoire tampon les signaux de données de sortie provenant du noyau en mode asynchrone ou synchrone. En mode synchrone, une impulsion d'horloge/d'activation peut être soit centrée sur le front soit une impulsion fenêtre par rapport aux données. La troisième arborescence d'horloge (270) distribue les impulsions d'horloge/d'activation à partir d'une source externe et sert à déclencher plusieurs bascules d'entrée configurées à la volée pour mettre en mémoire tampon les données d'entrée provenant de la plage de connexion soit en mode d'impulsion fenêtre soit en mode centré sur front. Cette interface E/S comprend également des circuits de conditionnement qui conditionnent les signaux E/S pour qu'ils soient conformes aux protocoles AGP/DDR, ainsi qu'avec les spécifications de signaux pleine excursion, excursion réduite (SSTL) et TTL.</p> |
