发明名称 用于电路定时及电压准位追萐之模拟DRAM记忆体位元线/位元线
摘要 在动态随机存取记忆体内之感测放大器之高压轨上的电压,系受控于该感测放大器的导通期间,俾藉将晶片外部之电压源连接至高压轨,直到轨上电压等于晶片内部电压,而维持大约为积体电路晶片内部之电压源的电压,此时外部电压源被断开的。
申请公布号 TW371755 申请公布日期 1999.10.11
申请号 TW086118093 申请日期 1997.12.02
申请人 台湾茂矽电子股份有限公司 发明人 李立均;劳伦斯.刘;麦克A.马雷
分类号 G11C11/34 主分类号 G11C11/34
代理机构 代理人 恽轶群
主权项 1.一种用以对一与动态随机存取记忆体积体电路中之感测放大器结合之高压轨充电的结构,其包含有:一连接于一外部电压源与该高压轨间的第一开关;一连接于一内部电压源与该高压轨间的第二开关;一具有二输入引线及一输出引线之比较器,其中之一输入引线被连接以感测一次该高压轨上之电压,另一个输入引线被连接以感测一参考电压,该高压轨系待驱动且该输出引线被连接以控制该第一开关的状态,该第一开关作为当高压轨上之电压等于内电压源之电压时,将外部电压源与高压轨断关之用。2.如申请专利范围第1项所述之结构,其中将外部电压源连接至高压轨之该第一开关包含有一电晶体,该电晶体具有二个端及一闸极,其中之一连接至该外部电压源,另一端连接至该高压轨,且该闸极连接至该比较器的输出引线。3.如申请专利范围第2项所述之结构,其中该第二开关系被一来自一感测控制信号的信号所驱动。4.一种用以对一与动态随机存取记忆体积体电路中之感测放大器结合之高压轨充电的结构,其包含有:一连接于一外部电压源与该高压轨间的第一开关,其中该电晶体具有二个端及一闸极,其中一连接至该外部电压源,另一端连接至该高压轨,且该闸极连接至该比较器的输出引线;一连接于一内部电压源与该高压轨间的第二开关,该第二开关系被一来自一感测控制信号的信号所驱动;一比较器,其包含有一具有一正输入引线、一负输入引线及一输出引线之差动运算放大器,该正输入引线系连接至一提供在该高压轨上之电压测量的电路,该负输入引线系连接至内部参考电压IVCL,且该输出引线系连接以控制该第一开关的状态,该第一开关作为当该高压轨上之电压等于内部电压轨上之电压时,将该外电压源自该压轨断关之用。5.如申请专利范围第4项所述之结构,其包括一具有二输入引线的NAND闸,其中之一输入引线连接该差动运算放大器之输出引线,而另一输入引线系连接至感测控制信号。6.一种用以对一与动态随机存取记忆体积体电路中之感测放大器结合之高压轨充电的结构,其包含有:一连接于一外部电压源与该高压轨间的第一开关;一连接于一内部电压源与该高压轨间的第二开关;一比较器,其具有二输入引线及一输出引线用以感测一在该高压轨上之电压、用以感测一参考电压、及用以比较在该高压轨上之电压与参考电压,藉以当在该高压轨上之电压小于该参考电压时具有一第一状态且当在该高压轨上之电压大于该参考电压时具有一第二状态之该输出引线上产生一输出信号;以及电路,将该比较器之输出引线连接至该第一开关以便该第一开关当来自该比较器之输出信号系在第一状态时,将该外部电压源连接至该高压轨,以及该第一开关当来自该比较器之输出信号系在第一状态时,将该外部电压源自该高压轨断开。7.如申请专利范围第6项所述之结构,其中该第一开关包含一第一MOS电晶体,该第一MOS电晶体具有一闸极端、一源极端及一汲极端,该闸极端被连接以便受控于来自该比较器的输出信号,该汲极或源极的其中之一被连接至该外部电压源且另一该汲极或源极端被连接至该高压轨。8.如申请专利范围第7项所述之结构,其中该第二开关包含一第二MOS电晶体,该第二MOS电晶体具有一闸极端、一源极端及一汲极端,该闸极端受控于来自一源的感测控制信号,该第二MOS电晶体之该源极及汲极的其中之一被连接至该内部电压源,且该第二MOS电晶体之该源极及汲极的另一该源极或汲极端被连接至该高压轨。9.一种用以对一与动态随机存取记忆体积体电路中之感测放大器结合之高压轨充电的结构,其包含有:该第一开关包含一第一MOS电晶体,该第一MOS电晶体具有一闸极端、一源极端及一汲极端,该闸极端被连接以便受控于来自该比较器的输出信号,该汲极或源极的其中之一被连接至该外部电压源且另一该汲极或源极端被连接至该高压轨;一连接于一内部电压源与该高压轨间的第二开关,该第二开关包含一第二MOS电晶体,该第二MOS电晶体具有一闸极端、一源极端及一汲极端,该闸极端受控于来自一源的感测控制信号,该第二MOS电晶体之该源极及汲极的其中之一被连接至该内部电压源,且该第二MOS电晶体之该源极及汲极的另一该源极或汲极端被连接至该高压轨;一比较器,其具有二输入引线及一输出引线用以感测一在该高压轨上之电压、用以感测一参考电压、及用以比较在该高压轨上之电压与参考电压,藉以当在该高压轨上之电压小于该参考电压时具有一第一状态且当在该高压轨上之电压大于该参考电压时具有一第二状态之该输出引线上产生一输出信号,其中该比较器之输出引线系连接至一NAND闸之一输入引线,且该感测控制信号之源极系连接至该NAND闸之另一个输入引线;以及电路,将该比较器之输出引线连接至该第一开关以便该第一开关当来自该比较器之输出信号系在第一状态时,将该外部电压源连接至该高压轨,以及该第一开关当来自该比较器之输出信号系在第一状态时,将该外部电压源自该高压轨断开。10.如申请专利范围第9项所述之结构,其中该NAND闸之一输出引线系连接至该第一MOS电晶体之闸极端。11.一种用以于高压轨充电期间控制一与动态随机存取记忆体积体电路中之一组感测放大器结合之高压轨上之电压的方法,其包含有:将一外部电压源连接至该高压轨;连接一内部电压,该内部电压源在该积体电路内部,至该高压轨;比较在该高压轨上之电压与一参考电压;以及当在该高压轨上之电压等于该参考电压时,将该外部电压源自该高压轨断开。图式简单说明:第一图A显示习知技术用以自内部电压源IVCL对SLP线充电的电路。第一图B说明与第一图A之结构结合第波形。第一图C显示习知技术电路的变通,其用以自一外部电压源施加一外部电压EVCL俾于导通感测放大器一选定时间周期的期间内提供电力至SLP线。第一图D显示结合第一图C之电路的波形。第二图A显示一感测放大器及与一记忆体阵列结合之关电路的电路配置。第二图B显示与第二图A之电路配置的波形。第三图显示一用以测量施加至一记忆体阵列中之SLP线之电压。第四图显示回授电路,其使用由第三图之电路所产生之信号及控制加至SLP轨之电压的参考电压。
地址 新竹巿科学工业园区研新一路一号