| 主权项 |
1.一种半导体元件试验装置,其特征为具备:内装半导体元件之自动运送机构的处理器,及装设于该处理器之开口部的元件特定接合器,及从该元件特定接合器以所定突出量被支持,与被插入在上述处理器之开口部藉由上述半导体元件之自动运送机构被运送的被试验半导体元件相接触,而将该被试验半导体元件与测试器本体电气式地连接的插座,及装设于上述元件特定接合器与上述处理器之相对向面的任何一方,藉由选择上述处理器与上述元件特定接合器之间方向的厚度来调整上述插座之突出量的厚度调整构件。2.如申请专利范围第1项所述之半导体元件试验装置,其中,上述处理器之开口部系形成于用于将所定温度应力给予被试验半导体元件的恒温槽底面者。3.如申请专利范围第1项所述之半导体元件试验装置,其中,上述元件特定接合器系由:框状器框,及经由间隔件安装于该框状器框之其中一方之面的至少一个插座盘及安装于上述框状器框之相反侧之面的至少一个绝缘性盘,及用于电气式地连接上述的插座盘与上述绝缘性盘间的手段所构成。4.一种半导体元件试验装置,其特征为具备:具备用于将所定之温度应力给与被试验半导体元件的恒温槽,及设于该恒温槽内,用于测试被试验半导体元件的测试部,及将被试验半导体元件运送至上述侧试部之自动运送机构,及装设于形成在该处理器之上述恒温槽底面之开口部,电气式地连接上述测试部与测试器本体的元件特定接合器,及在该元件特定接合器之上部,支持成从上述元件特定接合器向同上方突出所定距离之状态之至少一方的插座,上述元件特定接合器装设于上述恒温槽底面之开口部而上述插座配置于上述恒温槽内之上述测试部之状态,藉由上述处理器之自动运送机构被运送的被试验半导体元件相接触,而将该被试验半导体元件与测试器本体电气式地连接的插座,及安装于上述元件特定接合器与上述恒温槽底面之开口部之接触面的任何一方,调整上述元件特定接合器装设于上述恒温槽底面之开口部时之上述插座对于上述测试部内之突出距离的厚度调整构件。5.如申请专利范围第4项所述之半导体元件试验装置,其中,上述元件特定接合器系由:框状器框,及经由间隔件安装于该框状器框之其中一方之面的至少一个插座盘及安装于上述框状器框之相反侧之面的至少一个绝缘性盘,及用于电气式地连接上述插座盘与上述绝缘性盘间的手段所构成。6.如申请专利范围第1项或第4项所述之半导体元件试验装置,其中,上述厚度调整构件系由重叠厚度不同之复数枚调整构件所构成。7.如申请专利范围第1项或第4项所述之半导体元件试验装置,其中,上述厚度调整构件系所定厚度之一枚框状构件者。8.如申请专利范围第5项所述之半导体元件试验装置,其中,上述厚度调整构件系重叠复数枚与上述框状器框大约相同形状及尺寸或厚度不同之复数枚框状调整构件者所形成者。9.如申请专利范围第3项所述之半导体元件试验装置,其中,重叠上述复数枚之框状调整构件的上述厚度调整构件,系安装于与上述元件特定接合器之上述恒温槽底面之开口部相接触之面者。10.如申请专利范围第8项所述之半导体元件试验装置,其中,重叠上述复数枚之框状调整构件的上述厚度调整构件,系安装于与上述恒温槽底面之开口部的上述元件特定接合器相接触之面者。11.如申请专利范围第4项所述之半导体元件试验装置,其中,上述厚度调整构件系由重叠厚度不同之复数枚调整构件者所构成,安装于与上述元件特定接合器之上述恒温槽底面之开口部相接触之面,同时在与该接触面相反侧之上述元件特定接合器之面也设有安装上述厚度调整构件之安装手段,构成上述厚度调整构件之复数枚调整构件之一部分为了厚度调整而由上述元件特定接合器之上述接触面拆下时,该拆下之调整构件藉由上述安装手段安装于与上述元件特定接合器之上述接触面相反侧的面者。12.如申请专利范围第3项所述之半导体元件试验装置,其中,上述厚度调整构件系重叠复数枚与上述框状器框大约相同形状及尺寸或厚度不同之复数枚框状调整构件者所形成者。13.如申请专利范围第3项所述之半导体元件试验装置,其中,重叠上述复数枚之框状调整构件的上述厚度调整构件,系安装于与上述元件特定接合器之上述处理器之开口部相接触之面者。14.如申请专利范围第3项所述之半导体元件试验装置,其中,重叠上述复数枚之框状调整构件的上述厚度调整构件,系安装于与上述恒温槽底面之开口部的上述元件特定接合器相接触之面者。15.如申请专利范围第1项所述之半导体元件试验装置,其中,上述厚度调整构件系由重叠厚度不同之复数枚调整构件者所构成,安装于与上述元件特定接合器之上述处理器之开口部相接触之面,同时在与该接触面相反侧之上述元件特定接合器之面也设有安装上述厚度调整构件之安装手段,构成上述厚度调整构件之复数枚调整构件之一部分为了厚度调整而由上述元件特定接合器之上述接触面拆下时,该拆下之调整构件藉由上述安装手段安装于与上述元件特定接合器之上述接触面相反侧的面者。图式简单说明:第一图系表示依本创作之IC测试器之第1实施例之要部构造的概略剖面图。第二图系表示依本创作之IC测试器之第2实施例之要部构造的概略剖面图。第三图系表示以往之IC测试器之一例子之要部构造的概略剖面图。第四图系表示用于说明IC测试器之概略构成的侧面图。 |
